TLC549 是采用IinCMOSTM 技術并以開關電容逐次逼近原理工作的8 位串行A / D7 芯片，可與通用微處理器、控制器通過I/0 CLOCK、CS、DATA OUT.三條口線進行串行接口。TLC549 具有4MHZ 的片內系統(tǒng)時鐘和軟、硬件控制電路，轉換時間最長為17u s，允許的最高轉換速率為40000次/S.總失調誤差最大為土0.5LSB，典型功耗值為6 mW。

　　TLC549 采用差分參考電壓高阻輸入，抗千擾，可按比例量程校準轉換范圍，由于其VREF-接地時，（VREF+）-（VREF-） 21V，故可用于較小信號的采樣，此外，該芯片還單電源3~6v 的供電范圍。總之，TLC549 具有控制口線少，時序簡單，轉換速度快，功耗低，價格便宜等特

　　TLC549的極限參數(shù)如下：

　　電源電壓： 6.5 V；

　　輸入電壓范圍： 0.3V~VCC： +o.3V；

　　輸出電壓范圍： 0.3V~VCC： +0.3 V；

　　峰值輸入電流（任一輸人端） ：土10 mA；

　　峰值輸人電流（所有輸入端）： 土30mA；

　　工作溫度： TLC549C： 0C~70~C、OTLC549I ：-40C~85C、TLC549M.-55“C~125*C

　　TLC549 芯片的工作原理：

　　TLC549 帶有片內系統(tǒng)時鐘，該時鐘與I/OCLOCK 是獨立工作的，無需特殊的速度或相位匹配。當CS 為高時，數(shù)據輸DATA OUT 端處于高阻狀態(tài)，此時I/0 CLOCK 不起作用。這種CS控制作用允許在同時使用多片TLC549時，共用I/OcLOCK，以減少多路（片）A/D使用時的1/0控制端口。一組通常的控制時序操作如下：

　　（1）將CS 置低，內部電路在測得CS 下降沿后，在等待兩個內部時鐘上升沿和一個下降沿后，再確認這一變化，最后自動將前一次轉換結果的最高位（D7）位輸出到DATAOUT 端;

　　（2）在前四個1/0 CLOCK周期的下降沿依次移出第2、3、4 和第5 個位（D6，D5，D4，D3），片上采樣保持電路在第4 個I/0 CLOCK 下降沿開始采樣模擬輔人：

　　（3）接下來的3 個I/0 CLOCK 周期的下降沿可移出第6、7、8（D2，D1，DO） 各轉換位;

　　（4）最后，片上采樣保持電路在第8 個I/OCLOCK周期的下降沿將移出第6、7、8（D2，D1，DO） 各轉換位。然后使保持功能持續(xù)4 個內部時鐘周期，接著開始進行32個內部時鐘周期的A/D轉換。在第8個I/0 CLCOK后，CS必須為高或I /0 LOCK保持低電平，這種狀態(tài)需要維持36 個內部系統(tǒng)時鐘周期以等待保持和轉換工作的完成。

　　如果CS 為低時，I/0 CLOCK 上出現(xiàn)一個有效干擾脈沖，則微處理器，控制器將與器件的I/0時序失去同步; 而在CS 為高時若出現(xiàn)一次有效低電平，則將使引腳重新初始化，從而脫離原轉換過程。在36 個內部系統(tǒng)時鐘周期結束之前，實施步驟（1）~（4），可重新啟動一次新的A/D轉換，與此同時，正在進行的轉換將終止。但應注意，此時的輸出是前一次的轉換結果而不是正在進行的轉換結果。

　　若要在特定的時刻采樣模擬信號，則應使第8 個I/0 CLOCK時鐘的下降沿與該時刻對應。因為芯片雖在第4 個I/0 CLOCK 時鐘的下降沿開始采樣，卻在第8 個I/0 CLOCK的下降沿才開始保存。TLC549的工作時序圖如圖所示。

　　tlc549與單片機連接圖：

　　TLC549 可方便地與具有串行外圍接口（SPI）的單片機或微處理器配合使用，也可與51系列通用單片機連接使用。與51系列單片機的接口如圖5 所示。

　　tlc549電路連接圖