国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評(píng)論與回復(fù)
      VIP于 到期 續(xù)費(fèi)
      登錄后你可以
      • 下載海量資料
      • 學(xué)習(xí)在線課程
      • 觀看技術(shù)視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會(huì)員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動(dòng)

      完善資料讓更多小伙伴認(rèn)識(shí)你，還能領(lǐng)取20積分哦，立即完善>

      3天內(nèi)不再提示

      FPGA設(shè)計(jì)論壇

      文章：504 被閱讀：184.3w 粉絲數(shù)：79 關(guān)注數(shù)：0 點(diǎn)贊數(shù)：31

      廣告

      如何使用FPGA驅(qū)動(dòng)并行ADC和DAC芯片，使用不同編碼方式的ADC與DAC時(shí)的注意事項(xiàng)

      ADC和DAC是FPGA與外部信號(hào)的接口，從數(shù)據(jù)接口類型的角度劃分，有低速的串行接口和高速的并行接口....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-14 13:54 ?2197次閱讀
      如何使用FPGA驅(qū)動(dòng)并行ADC和DAC芯片，使用不同編碼方式的ADC與DAC時(shí)的注意事項(xiàng)

      復(fù)位電路的作用、控制方式和類型

      復(fù)位電路也是數(shù)字邏輯設(shè)計(jì)中常用的電路，不管是 FPGA 還是 ASIC 設(shè)計(jì)，都會(huì)涉及到復(fù)位，一般 ....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-12 13:54 ?3963次閱讀
      復(fù)位電路的作用、控制方式和類型

      AXI握手時(shí)序優(yōu)化—pipeline緩沖器

      skid buffer（pipeline緩沖器）介紹 ??解決ready/valid兩路握手的時(shí)序困....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-08 17:10 ?1337次閱讀
      AXI握手時(shí)序優(yōu)化—pipeline緩沖器

      DDR內(nèi)存控制器的架構(gòu)解析

      DDR內(nèi)存控制器是一個(gè)高度集成的組件，支持多種DDR內(nèi)存類型（DDR2、DDR3、DDR3L、LPD....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-05 13:47 ?4091次閱讀
      DDR內(nèi)存控制器的架構(gòu)解析

      FPGA設(shè)計(jì)調(diào)試流程

      調(diào)試，即Debug，有一定開發(fā)經(jīng)驗(yàn)的人一定會(huì)明確這是設(shè)計(jì)中最復(fù)雜最磨人的部分。對(duì)于一個(gè)龐大復(fù)雜的FP....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-04 11:02 ?1947次閱讀
      FPGA設(shè)計(jì)調(diào)試流程

      增量式編碼器原理介紹

      增量式編碼器是一種將位移信息轉(zhuǎn)換成周期性電信號(hào)，再將電信號(hào)轉(zhuǎn)換成脈沖計(jì)數(shù)的裝置。
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-03 10:21 ?2444次閱讀
      增量式編碼器原理介紹

      Vivado FIR IP核實(shí)現(xiàn)

      Xilinx的FIR IP核屬于收費(fèi)IP，但是不需要像 Quartus那樣通過修改license文件....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 03-01 14:44 ?2899次閱讀
      Vivado FIR IP核實(shí)現(xiàn)

      Verilog中signed和$signed()的用法

      1、在verilog中有時(shí)會(huì)用signed修飾符來(lái)修飾定義的數(shù)據(jù)，運(yùn)算的時(shí)候也會(huì)用$signed（）....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-17 17:47 ?1502次閱讀
      Verilog中signed和$signed()的用法

      根據(jù)波形圖編寫Verilog代碼

      根據(jù)下面的時(shí)序圖實(shí)現(xiàn)這個(gè)組合邏輯電路。
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-17 14:38 ?1194次閱讀
      根據(jù)波形圖編寫Verilog代碼

      FPGA上的圖像處理算法集成與優(yōu)化

      本文詳細(xì)介紹了多種圖像處理技術(shù)，包括RG/GB單通道提取、亮度和對(duì)比度調(diào)整、圖像反轉(zhuǎn)、均值濾波、高斯....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-14 13:46 ?1413次閱讀
      FPGA上的圖像處理算法集成與優(yōu)化

      基于FPGA的DVP協(xié)議實(shí)現(xiàn)標(biāo)準(zhǔn)圖像數(shù)據(jù)流轉(zhuǎn)換

      DVP（Digital Video Port） 是傳統(tǒng)的sensor輸出接口，采用并行輸出方式，d數(shù)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-11 14:22 ?2555次閱讀
      基于FPGA的DVP協(xié)議實(shí)現(xiàn)標(biāo)準(zhǔn)圖像數(shù)據(jù)流轉(zhuǎn)換

      一文詳解JESD204B協(xié)議

      其實(shí)使用到ADI的東西，基本也就沒有太去關(guān)注協(xié)議這些東西，只是簡(jiǎn)簡(jiǎn)單單的有個(gè)了解就行，在實(shí)際調(diào)試的時(shí)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-08 13:45 ?4232次閱讀
      一文詳解JESD204B協(xié)議

      SPI通信總線概述和Verilog實(shí)現(xiàn)

      SPI = Serial Peripheral Interface，是串行外圍設(shè)備接口，是一種高速，....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-07 14:28 ?2280次閱讀
      SPI通信總線概述和Verilog實(shí)現(xiàn)

      FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

      像素行與像素窗口 一幅圖像是由一個(gè)個(gè)像素點(diǎn)構(gòu)成的，對(duì)于一幅480*272大小的圖片來(lái)說，其寬度是48....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 02-07 10:43 ?1732次閱讀
      FPGA圖像處理基礎(chǔ)----實(shí)現(xiàn)緩存卷積窗口

      高速接口7系列收發(fā)器GTP介紹

      1. 前言 最近在做以太網(wǎng)相關(guān)的東西，其中一個(gè)其中想要使用MAC通過光電轉(zhuǎn)換模塊來(lái)完成數(shù)據(jù)的收發(fā)。在....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-24 11:53 ?2013次閱讀
      高速接口7系列收發(fā)器GTP介紹

      FPGA實(shí)現(xiàn)AXI4總線的讀寫

      AWID[3:0]與ARID[3:0]：對(duì)于只有一個(gè)主機(jī)從機(jī)設(shè)備，該值可設(shè)置為任意。
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-22 15:04 ?4283次閱讀
      FPGA實(shí)現(xiàn)AXI4總線的讀寫

      RAM-Based Shift Register Xilinx IP核的使用

      一般來(lái)講，如果要實(shí)現(xiàn)移位寄存器的話，通常都是寫RTL用reg來(lái)構(gòu)造，比如1bit變量移位一個(gè)時(shí)鐘周期....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-21 15:42 ?3085次閱讀
      RAM-Based Shift Register Xilinx IP核的使用

      XILINX FPGA CLB單元之移位寄存器

      一、移位寄存器 SLICEM函數(shù)發(fā)生器也可以配置為32位移位寄存器，而無(wú)需使用slice中可用的觸發(fā)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-16 17:45 ?1705次閱讀
      XILINX FPGA CLB單元之移位寄存器

      xilinx FPGA IOB約束使用以及注意事項(xiàng)

      xilinx FPGA IOB約束使用以及注意事項(xiàng) 一、什么是IOB約束 在xilinx FPGA中....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-16 11:02 ?1926次閱讀
      xilinx FPGA IOB約束使用以及注意事項(xiàng)

      XADC IP核介紹

      1. XADC介紹 xadc在 所有的7系列器件上都有支持，通過將高質(zhì)量模擬模塊與可編程邏輯的靈活性....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-15 16:53 ?2417次閱讀
      XADC IP核介紹

      數(shù)字鎖相環(huán):二階環(huán)的FPGA實(shí)現(xiàn)

      一.依據(jù)模擬環(huán)設(shè)計(jì)數(shù)字環(huán) 根據(jù)信號(hào)與系統(tǒng)的分析理論，一個(gè)系統(tǒng)完全由系統(tǒng)函數(shù)來(lái)確定，因此我們可從系統(tǒng)函....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-14 11:14 ?1315次閱讀
      數(shù)字鎖相環(huán):二階環(huán)的FPGA實(shí)現(xiàn)

      PCIE XDMA開發(fā)環(huán)境搭建以及環(huán)路測(cè)試

      1.1 課程介紹? 這一章開始主要介紹 XILINX FPGA PICE IP XDMA IP的使用....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-13 09:38 ?2978次閱讀
      PCIE XDMA開發(fā)環(huán)境搭建以及環(huán)路測(cè)試

      FPGA頻率測(cè)量的三種方法

      1、FPGA頻率測(cè)量？ 頻率測(cè)量在電子設(shè)計(jì)和測(cè)量領(lǐng)域中經(jīng)常用到，因此對(duì)頻率測(cè)量方法的研究在實(shí)際工程應(yīng)....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-09 09:37 ?1443次閱讀
      FPGA頻率測(cè)量的三種方法

      Vivado Xilinx FFT IP核v9.0使用說明

      一 傅里葉變換FFT 想必大家對(duì)傅里葉老人家都不陌生了，網(wǎng)上也有這方面的很多資料。通過FFT將時(shí)域信....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-08 11:33 ?3438次閱讀
      Vivado Xilinx FFT IP核v9.0使用說明

      基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)

      1 概述 GigE Vision是一個(gè)比較復(fù)雜的協(xié)議，要在FPGA中完全實(shí)現(xiàn)具有較大的難度。如果FP....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-07 09:34 ?2251次閱讀
      基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)

      FPGA在AI方面有哪些應(yīng)用

      隨著人工智能技術(shù)的飛速發(fā)展，對(duì)計(jì)算性能的需求也日益增長(zhǎng)。FPGA（現(xiàn)場(chǎng)可編程門陣列）作為一種高性能、....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-06 17:37 ?2568次閱讀

      ZYNQ基礎(chǔ)---AXI DMA使用

      前言 在ZYNQ中進(jìn)行PL-PS數(shù)據(jù)交互的時(shí)候，經(jīng)常會(huì)使用到DMA，其實(shí)在前面的ZYNQ學(xué)習(xí)當(dāng)中，也....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-06 11:13 ?4037次閱讀
      ZYNQ基礎(chǔ)---AXI DMA使用

      FIFO IP核的使用教程

      在數(shù)字設(shè)計(jì)中，利用FIFO進(jìn)行數(shù)據(jù)處理是非常普遍的應(yīng)用，例如，實(shí)現(xiàn)時(shí)鐘域交叉、低延時(shí)存儲(chǔ)器緩存、總線....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-03 09:36 ?4358次閱讀
      FIFO IP核的使用教程

      基于FPGA的CIC濾波器設(shè)計(jì)

      這個(gè)概念是相對(duì)于單速率（Single Rate）信號(hào)處理而言的。單速率 是指整個(gè)信號(hào)處理流程中只有一....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-30 15:10 ?2219次閱讀
      基于FPGA的CIC濾波器設(shè)計(jì)

      利用FPGA實(shí)現(xiàn)USB 2.0通信接口

      USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA來(lái)實(shí)現(xiàn)USB 2.0接口的方式一般有兩種，一是借助外圍的U....
      的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-30 13:59 ?4138次閱讀
      利用FPGA實(shí)現(xiàn)USB 2.0通信接口