半導體元件的制造，制程越小越困難，所面臨的物理限制越來越高，現在能量產的工藝節點已經來到7nm，往后制程的升級越來越困難，所以催生出了EUV光刻技術，比如在同樣是7nm制程的情況下，可將晶體管密度提升，同頻率下功耗降低，不過EUV光刻技術還有一個優點就是有助于降低單位生產成本?，F在，DRAM廠商在面對DRAM價格不斷下跌的困境下，已經在考慮導入EUV技術用于制造DRAM，主要目的是為了降低成本。

DRAM市場供給過剩導致價格不斷下跌，DRAM廠雖然盡量減產但仍然無法讓價格明顯止跌，維持獲利的唯一方法就是微縮制程來降低單位生產成本。不過，DRAM制程向1z納米或1α納米制程推進的難度愈來愈高，隨著EUV量產技術獲得突破，或可有效降低DRAM成本。

據悉，三星預期在今年11月開始量產采用EUV技術的1z納米DRAM，量產初期將與三星晶圓代工共享EUV設備，初期使用量雖不大，但卻等于宣示DRAM光罩微影技術會朝EUV方向發展。至于SK海力士及美光也已表明開始評估采用EUV技術，業界預期將可能在1α納米或1β納米世代開始導入。

三星的1z納米屬于第三代10nm級工藝，10nm級工藝并不是10nm工藝，由于20nm節點之后DRAM的工藝升級變得困難，所以DRAM內存工藝的線寬指標不再那么精確，于是有了1xnm、1ynm及1znm之分，簡單來說1xnm工藝相當于16-19nm，1ynm工藝相當于14-16nm，1znm工藝大概是12-14nm級別，而在這之后還有1α及1β工藝。由于先進制程采用EUV微影技術已是趨勢，在臺積電第二季EUV技術7+納米進入量產階段并獲***量產7納米制程，英特爾預期2021年7納米會首度導入EUV技術。而隨著制程持續推進至5納米或3納米后，EUV光罩層會明顯增加2～3倍以上，對EUV光罩盒需求亦會出現倍數成長。