AD9699：高性能14位3GSPS模數(shù)轉(zhuǎn)換器的深度解析

在電子設(shè)計(jì)領(lǐng)域，模數(shù)轉(zhuǎn)換器（ADC）是連接模擬世界和數(shù)字世界的關(guān)鍵橋梁。今天，我們聚焦于Analog Devices的AD9699，一款14位、3GSPS的單通道模數(shù)轉(zhuǎn)換器，深入探討其特性、性能、應(yīng)用及設(shè)計(jì)要點(diǎn)。

文件下載：AD9699.pdf

一、AD9699概述

AD9699專為支持直接采樣高達(dá)5GHz的寬帶模擬信號(hào)而設(shè)計(jì)，具有9GHz的-3dB帶寬，在寬輸入帶寬、高采樣率、出色的線性度和低功耗方面表現(xiàn)卓越。其內(nèi)部集成了緩沖器和采樣保持電路，采用多級(jí)差分流水線架構(gòu)，并帶有輸出誤差校正邏輯，為設(shè)計(jì)帶來(lái)了極大的便利。

二、關(guān)鍵特性剖析

1. 高速數(shù)據(jù)輸出

AD9699采用JESD204B（Subclass 1）編碼串行數(shù)字輸出，支持每通道高達(dá)16Gbps的速率，能夠高效地傳輸數(shù)據(jù)。在3GSPS的采樣率下，總功耗僅為2W，展現(xiàn)了出色的能效比。

2. 優(yōu)異的動(dòng)態(tài)性能

在不同輸入幅度和頻率下，AD9699都表現(xiàn)出了良好的動(dòng)態(tài)性能。例如，在-2dBFS幅度、2.6GHz輸入時(shí)，SFDR達(dá)到70dBFS，SNR為57.2dBFS；在-9dBFS幅度、2.6GHz輸入時(shí)，SFDR提升至78dBFS，SNR為59.5dBFS。

3. 集成功能豐富

• 輸入緩沖器：集成輸入緩沖器，噪聲密度低至-152dBFS/Hz，為信號(hào)輸入提供了良好的條件。
• 數(shù)字下變頻器（DDC）：集成4個(gè)數(shù)字下變頻器，每個(gè)DDC包含NCO、多個(gè)抽取濾波器、增益級(jí)和復(fù)數(shù)轉(zhuǎn)實(shí)數(shù)轉(zhuǎn)換級(jí)，可實(shí)現(xiàn)濾波和降低輸出數(shù)據(jù)速率的功能。
• 信號(hào)監(jiān)測(cè)：信號(hào)監(jiān)測(cè)模塊可計(jì)算數(shù)字化信號(hào)的峰值幅度，為自動(dòng)增益控制（AGC）提供關(guān)鍵信息。
• 快速檢測(cè)：可編程閾值檢測(cè)器可實(shí)時(shí)監(jiān)測(cè)輸入信號(hào)功率，當(dāng)信號(hào)超過(guò)閾值時(shí)，快速檢測(cè)指示器會(huì)迅速響應(yīng)，避免ADC輸入出現(xiàn)過(guò)范圍情況。

三、性能指標(biāo)詳解

1. DC規(guī)格

AD9699在DC規(guī)格方面表現(xiàn)穩(wěn)定，分辨率為14位，無(wú)缺失碼，偏移誤差典型值為0% FSR，增益誤差在-6.07% FSR至+6.07% FSR之間。輸入?yún)⒖荚肼暈?.6LSB rms，差分輸入電壓范圍為1.54V p-p，輸入電阻為200Ω，電容為0.25pF。

2. AC規(guī)格

在AC性能方面，不同輸入頻率下的噪聲密度、信噪比（SNR）、無(wú)雜散動(dòng)態(tài)范圍（SFDR）等指標(biāo)都有詳細(xì)的測(cè)試數(shù)據(jù)。例如，在fIN = 255MHz時(shí)，SNR可達(dá)60.2dBFS，SFDR為71dBFS。

四、工作原理分析

1. ADC架構(gòu)

AD9699的ADC核心采用多級(jí)差分流水線架構(gòu)，輸入緩沖器為模擬輸入信號(hào)提供200Ω的終端阻抗，確保信號(hào)的穩(wěn)定傳輸。量化輸出在數(shù)字校正邏輯中組合成最終的14位結(jié)果，采樣在時(shí)鐘上升沿進(jìn)行。

2. 模擬輸入考慮

模擬輸入為差分緩沖器，內(nèi)部共模電壓為1.35V。可通過(guò)在輸入放置差分電容或單端電容來(lái)提供匹配的無(wú)源網(wǎng)絡(luò)，形成低通濾波器，減少寬帶噪聲。對(duì)于不同的應(yīng)用場(chǎng)景，推薦采用不同的輸入配置，如差分變壓器耦合、雙巴倫或雙變壓器網(wǎng)絡(luò)等。

3. 時(shí)鐘輸入考慮

為獲得最佳性能，建議使用差分信號(hào)驅(qū)動(dòng)AD9699的采樣時(shí)鐘輸入。時(shí)鐘信號(hào)可通過(guò)變壓器或時(shí)鐘驅(qū)動(dòng)器進(jìn)行交流耦合。內(nèi)部時(shí)鐘分頻器和占空比穩(wěn)定器可確保時(shí)鐘信號(hào)的穩(wěn)定性，同時(shí)還提供了時(shí)鐘延遲調(diào)整功能，可根據(jù)需要進(jìn)行精確調(diào)整。

五、數(shù)字下變頻器（DDC）

1. DDC概述

AD9699的4個(gè)數(shù)字下變頻器可提取ADC捕獲的全數(shù)字頻譜的一部分，適用于IF采樣或過(guò)采樣基帶無(wú)線電應(yīng)用。每個(gè)DDC包含頻率轉(zhuǎn)換、濾波、增益和復(fù)數(shù)轉(zhuǎn)實(shí)數(shù)轉(zhuǎn)換等處理階段。

2. 頻率轉(zhuǎn)換

頻率轉(zhuǎn)換階段采用48位復(fù)數(shù)NCO和數(shù)字正交混頻器，可將輸入信號(hào)從IF轉(zhuǎn)換為基帶復(fù)數(shù)數(shù)字輸出。支持可變IF模式、0Hz IF模式、fs/4 Hz IF模式和測(cè)試模式。

3. 抽取濾波器

抽取濾波器階段采用多個(gè)低通有限脈沖響應(yīng)（FIR）濾波器，可有效降低輸出數(shù)據(jù)速率，提供足夠的混疊抑制。不同的濾波器配置可根據(jù)實(shí)際需求進(jìn)行選擇，以實(shí)現(xiàn)不同的抽取比和帶寬。

六、JESD204B接口

1. 接口概述

AD9699的數(shù)字輸出遵循JEDEC標(biāo)準(zhǔn)JESD204B，支持高達(dá)16Gbps的串行接口速率。該接口具有減少數(shù)據(jù)接口布線所需的電路板面積、支持更小封裝等優(yōu)點(diǎn)。

2. 鏈路建立

JESD204B鏈路建立過(guò)程包括代碼組同步、初始通道對(duì)齊序列和用戶數(shù)據(jù)傳輸及糾錯(cuò)等步驟。通過(guò)SYNCINB±信號(hào)實(shí)現(xiàn)同步，確保數(shù)據(jù)的準(zhǔn)確傳輸。

3. 配置選項(xiàng)

AD9699支持多種JESD204B鏈路配置，包括不同的通道數(shù)、虛擬轉(zhuǎn)換器數(shù)、每幀字節(jié)數(shù)等。可根據(jù)實(shí)際應(yīng)用需求進(jìn)行靈活配置，以滿足不同的帶寬和數(shù)據(jù)速率要求。

七、應(yīng)用領(lǐng)域

1. 通信領(lǐng)域

適用于多樣性多頻段和多模式數(shù)字接收機(jī)，如3G/4G、TD - SCDMA、W - CDMA、GSM、LTE、LTE - A等通信系統(tǒng)。

2. 測(cè)試測(cè)量領(lǐng)域

可用于電子測(cè)試和測(cè)量系統(tǒng)，為高精度測(cè)量提供可靠的數(shù)據(jù)采集。

3. 雷達(dá)和電子戰(zhàn)領(lǐng)域

在相控陣?yán)走_(dá)和電子戰(zhàn)系統(tǒng)中，AD9699能夠滿足高速、高精度的數(shù)據(jù)采集需求。

4. 其他領(lǐng)域

還可應(yīng)用于DOCSIS 3.0 CMTS上行接收路徑、HFC數(shù)字反向路徑接收機(jī)、LIDAR等領(lǐng)域。

八、設(shè)計(jì)建議

1. 電源供應(yīng)

AD9699需要多個(gè)電源供應(yīng)，建議使用ADP5054 quad開關(guān)穩(wěn)壓器和LDO穩(wěn)壓器組合，以提供高效、低噪聲的電源。同時(shí)，合理使用去耦電容，確保電源的穩(wěn)定性。

2. 布局設(shè)計(jì)

在PCB布局時(shí)，應(yīng)盡量減少時(shí)鐘對(duì)模擬輸入的耦合，提供足夠的電源和接地平面，減少交叉耦合，并為ADC提供足夠的散熱路徑。

九、總結(jié)

AD9699作為一款高性能的模數(shù)轉(zhuǎn)換器，憑借其高速、高精度、低功耗等特性，在多個(gè)領(lǐng)域都有廣泛的應(yīng)用前景。在設(shè)計(jì)過(guò)程中，工程師需要充分了解其特性和性能指標(biāo)，合理配置參數(shù)，以實(shí)現(xiàn)最佳的系統(tǒng)性能。你在使用AD9699或其他類似ADC時(shí)，遇到過(guò)哪些挑戰(zhàn)呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。