AD9254：高性能14位150 MSPS模數轉換器的深入剖析

在電子設計領域，模數轉換器（ADC）是連接模擬世界和數字世界的關鍵橋梁。今天，我們將深入探討一款備受關注的ADC——AD9254，它具有14位分辨率和150 MSPS的采樣速率，為眾多應用場景提供了卓越的性能。

文件下載：AD9254.pdf

產品概述

AD9254是一款單芯片、單1.8 V電源供電的14位、150 MSPS模數轉換器，集成了高性能采樣保持放大器（SHA）和片上電壓基準。它采用多級差分流水線架構，并配備輸出誤差校正邏輯，能夠在150 MSPS的數據速率下保證14位的精度，且在整個工作溫度范圍內無漏碼現象。

產品特性

• 電源與性能：采用1.8 V模擬電源供電，輸出電源范圍為1.8 V至3.3 V，可適應不同的邏輯電平需求。在70 MHz輸入時，信噪比（SNR）可達71.8 dBc（72.8 dBFS），無雜散動態范圍（SFDR）為84 dBc，展現出出色的信號處理能力。
• 低功耗設計：在150 MSPS采樣速率下，功耗僅為430 mW，有效降低了系統的能耗。
• 靈活輸入：具有650 MHz帶寬的差分輸入，支持1 V p-p至2 V p-p的靈活輸入范圍，適用于多種應用場景。
• 豐富功能：片上集成電壓基準和采樣保持放大器，具備時鐘占空比穩定器、數據輸出時鐘、串行端口控制等功能，還支持內置可選數字測試模式生成和可編程時鐘與數據對齊。

應用領域

AD9254的卓越性能使其在多個領域得到廣泛應用，包括超聲設備、通信接收器中的中頻采樣、CDMA2000、WCDMA、TD - SCDMA和WiMax等通信標準，以及電池供電儀器、手持示波器和低成本數字示波器等。此外，它還適用于宏、微和皮基站基礎設施。

技術細節分析

工作原理

AD9254的架構由前端采樣保持放大器（SHA）和流水線式開關電容ADC組成。量化輸出在數字校正邏輯中組合成最終的14位結果。流水線架構允許第一級處理新的輸入樣本，而其余級處理先前的樣本，采樣發生在時鐘的上升沿。

模擬輸入考慮

• 輸入配置：模擬輸入采用差分開關電容SHA，設計用于處理差分輸入信號以實現最佳性能。在采樣模式下，信號源需能夠在半個時鐘周期內對采樣電容充電并穩定。可在輸入串聯小電阻以減少驅動源輸出級所需的峰值瞬態電流，還可在輸入兩端并聯電容提供動態充電電流，但在中頻欠采樣應用中應減少并聯電容以避免限制輸入帶寬。
• 輸入共模：AD9254的模擬輸入無內部直流偏置，在交流耦合應用中，用戶需外部提供偏置。建議將共模電壓設置為 (V_{CM}=0.55 ×AVDD) 以實現最佳性能，同時可通過CML引腳提供的板載共模電壓參考來設置模擬輸入的共模電壓。

電壓基準

AD9254內置穩定準確的電壓基準，輸入范圍可通過改變施加的參考電壓進行調整。參考模式包括內部固定參考、可編程參考和外部參考。內部參考連接時，SENSE引腳的電位決定參考狀態；使用外部參考可增強ADC的增益精度或改善熱漂移特性。

時鐘輸入考慮

• 時鐘選項：為實現最佳性能，AD9254的采樣時鐘輸入（CLK+和CLK - ）應采用差分信號。時鐘輸入可采用CMOS、LVDS、LVPECL或正弦波信號，關鍵在于時鐘源的抖動。可通過變壓器或電容將信號交流耦合到時鐘輸入引腳，也可使用低抖動時鐘源轉換為差分信號。
• 時鐘占空比：AD9254包含占空比穩定器（DCS），可在寬范圍的時鐘輸入占空比下保持ADC的性能。但輸入上升沿的抖動仍需關注，DCS在時鐘速率低于20 MHz時可能無法正常工作。

功耗與待機模式

• 功耗：AD9254的功耗與采樣速率成正比，數字功耗主要取決于數字驅動器的強度和每個輸出位的負載。可通過減少輸出驅動器的電容負載來降低數字功耗。
• 電源模式：通過將PDWN引腳置高，AD9254進入掉電模式，典型功耗為1.8 mW；使用SPI端口接口時，可將ADC置于掉電或待機模式，待機模式可在需要更快喚醒時間時保持內部參考電路供電。

數字輸出

• 輸出配置：AD9254的輸出驅動器可通過匹配DRVDD與接口邏輯的數字電源，與1.8 V至3.3 V的邏輯系列接口。輸出數據格式可通過設置SCLK/DFS引腳或使用SPI控制選擇偏移二進制、二進制補碼或格雷碼。
• 超出范圍指示：當模擬輸入電壓超出ADC的輸入范圍時，會出現超出范圍（OR）情況。OR是一個數字輸出，與數據輸出同步更新，可通過邏輯與操作檢測過范圍高或欠范圍低的情況。
• 輸出使能功能：AD9254具有三態能力，OEB引腳為低時，輸出數據驅動器啟用；為高時，輸出數據驅動器進入高阻態。

時序

AD9254的最低典型轉換速率為10 MSPS，時鐘速率低于10 MSPS時，動態性能可能下降。它提供鎖存數據輸出，流水線延遲為十二個時鐘周期，數據輸出在時鐘信號上升沿后的一個傳播延遲（tPD）后可用。同時，它還提供數據時鐘輸出（DCO），用于在外部寄存器中捕獲數據。

串行端口接口（SPI）

AD9254的SPI接口允許用戶通過ADC內部的結構化寄存器空間配置轉換器的特定功能或操作。通過SCLK/DFS、SDIO/DCS和CSB三個引腳實現讀寫操作，可用于編程芯片和讀取片上內存內容。

布局考慮

電源與接地

建議使用兩個獨立的電源分別為模擬（AVDD，標稱1.8 V）和數字（DRVDD，標稱1.8 V至3.3 V）部分供電。若只有一個1.8 V電源，可先連接到AVDD，再通過鐵氧體磁珠或濾波電感和去耦電容連接到DRVDD。同時，應使用單個PCB接地平面，并合理進行模擬、數字和時鐘部分的分區。

引腳相關

• CML：CML引腳應通過0.1 μF電容接地。
• RBIAS：需在RBIAS引腳和地之間連接一個10 kΩ電阻，該電阻設置ADC核心的主電流參考，公差至少為1%。
• 參考去耦：VREF引腳應通過低ESR的1.0 μF電容和0.1 μF陶瓷低ESR電容并聯接地，REFT和REFB之間應連接0.1 μF陶瓷電容以減少內部參考緩沖器的噪聲。

評估板

AD9254評估板提供了操作ADC所需的所有支持電路，可通過雙平衡變壓器配置（默認）或AD8352差分驅動器驅動ADC，也可單端驅動。評估板對信號源的相位噪聲要求較高，模擬輸入信號需進行適當濾波以實現最佳性能。

總結

AD9254憑借其高性能、低功耗、靈活的輸入輸出配置和豐富的功能，成為眾多應用場景下的理想選擇。在設計過程中，工程師需充分考慮模擬輸入、時鐘輸入、功耗、數字輸出等方面的因素，并合理進行布局和評估，以充分發揮AD9254的優勢。你在使用AD9254或其他類似ADC時遇到過哪些挑戰呢？歡迎在評論區分享你的經驗。