數十年來，半導體發展的軌跡始終遵循著熟悉的模式：縮小制程節點，增加邏輯密度，提升時鐘頻率，性能自然隨之提升。這種模式曾長期奏效，其持續時間甚至遠超預期。

隨著行業邁入2納米以下制程，GPU設計正遭遇嚴峻的物理極限。限制因素不再是晶圓上能容納多少邏輯單元，而是我們能安全散發的熱量上限。2納米以下，功耗而非面積成為決定性約束，對于邊緣端GPU而言，這種轉變將從根本上改變未來架構的設計方式。這是必經的結構性轉型，將在未來十年重塑GPU知識產權、系統級芯片集成以及架構取舍的格局。

2nm以下工藝與熱密度墻

在先進制程節點，行業面臨的挑戰已不再是晶體管數量，而是熱密度。當特征尺寸逼近2nm以下工藝所需的約10納米柵長范圍時，器件物理特性變得更加嚴苛且不可妥協。

目前各大晶圓廠開始引入的納米片GAAFET（全環繞柵極晶體管），提升了靜電控制能力，并有助于在這些尺寸下抑制漏電。然而，它們并未從根本上解決核心問題：在更小面積內集成更多有源器件，會導致熱量高度集中。仿真結果和早期研究一致表明，隨著邏輯密度提升，熱點問題日益嚴重，尤其是在GPU ALU等高算力模塊中更為明顯。

其結果十分清晰：為了追求面積效率而激進地縮小計算單元，會顯著提升局部熱密度，從而迫使供電電壓降低以維持熱穩定性。一旦電壓下降，頻率也會隨之降低，傳統的性能擴展路徑由此停滯。

電壓、頻率與“輕松擴展”時代的終結

2nm以下設計帶來的一個最重要影響，是傳統電壓–頻率曲線的崩塌。隨著器件邁向埃米級時代，為了保證可靠性和柵極完整性，系統必須在更低電壓下運行。

各大晶圓廠的技術路線圖也越來越體現這一現實。未來制程節點將優先優化功耗，而非單純追求頻率提升，這標志著性能增長方式正在發生轉變。

具體而言：

時鐘頻率將不再隨著制程節點演進而線性增長

性能增長必須依賴并行處理與能效優化而非頻率

功耗會在面積之前，率先成為系統的限制因素

某種程度上，面積問題會“自然解決”。晶體管仍在持續縮小，但通過提高時鐘頻率來追求極致性能，在熱約束條件下已變得不可持續。

為什么功耗在邊緣GPU中占據主導地位

對于邊緣設備（如汽車、工業和嵌入式AI應用）而言，這種影響更加顯著。與數據中心GPU不同，邊緣SoC運行在嚴格的熱設計限制之下，通常沒有主動散熱系統，同時還必須在寬溫范圍內滿足嚴苛的可靠性要求。

在這種環境中，每瓦性能（performance per watt）才是最關鍵的衡量指標。功耗是首要約束條件；面積則是次要因素，只要芯片面積在商業上仍具可行性即可。

這一趨勢也與更廣泛的半導體研究結論相一致。在nanosheet和后FinFET架構的相關研究中，一個持續出現的共識是：未來的性能擴展將依賴于能效更高的開關機制和更合理的熱分布設計，而不是單純追求最大化的邏輯密度。

當行業從2nm邁向埃米級節點時，架構的成功將取決于對功耗與熱管理的智能掌控程度。

這對GPU架構意味著什么

從“面積驅動”向“功耗驅動”的轉變，直接帶來了架構層面的影響。未來的GPU必須優先考慮并行度，而非峰值頻率；優先追求可預測的熱行為，而非高密度的計算堆疊；優先提升架構效率，而非依賴蠻力式擴展。

核心目標是在先進硅工藝的現實約束下，實現可持續的性能提升。

這也是為什么邊緣GPU不能簡單沿用數據中心加速器的架構假設——兩者面臨的約束條件不同，因此設計理念也必須不同。

那么，Chiplet又意味著什么？

這些約束自然會引發關于Chiplet架構的討論。如果在2nm以下制程中，熱限制已無法支持構建“一體化通用GPU”，那么架構解耦是否將成為必然趨勢？

在某些情況下，答案是肯定的。Chiplet允許不同的IP模塊采用不同制程節點進行制造——例如，計算模塊采用更先進工藝，而控制邏輯使用更成熟工藝，從而在功耗、成本和熱特性之間實現平衡。對于面向2030年之后的平臺，這種方式正變得越來越具有吸引力。

然而，Chiplet并非萬能解法。對于邊緣SoC而言，其價值取決于新增的系統復雜性，是否能夠在系統級功耗效率、時延和成本方面帶來凈收益。關鍵在于：真正的驅動力是熱管理，而非密度本身——無論是在單片芯片內部，還是跨Chiplet結構。

功耗才是新的前沿

未來十年的邊緣GPU設計，不再取決于晶體管能夠做得多小，而在于架構層面對功耗與熱管理的掌控能力。隨著行業向2nm以下時代深入，面積將成為次要因素，功耗才是真正的技術前沿。

這也是為什么Imagination的GPU架構長期以來專注于每瓦性能、可預測熱管理以及可擴展的并行架構——這些原則在硅工藝進入下一階段時，這些不僅成為優勢，更成為生存法則。

欲深入了解Imagination高效能GPU IP如何應對先進制程挑戰，請立即預約與團隊會面。

作者：Ed Plowman

英文鏈接：https://blog.imaginationtech.com/power-not-area-why-edge-gpu-design-is-entering-a-new-era

聲明：本文為原創文章，轉載需注明作者、出處及原文鏈接。