日前，三星召開2018 晶圓代工技術論壇，三星在席間不僅揭露了手上的7 納米投片進度，并且還揭露了3 納米制程技術的藍圖，嶄露搶灘未來高效運算(high-performance computing) 和物聯網市場的野心。

如下圖三星釋出的制程藍圖所示，省先針對7 納米部分，三星晶圓代工部門總裁ES Jung 表示，三星的七納米是全球首個導入極紫外光(EUV) 微影光刻技術的晶圓代工廠，這與過去傳統的ArF 浸沒式光刻大不相同，該制程已在2018 年上線投產。

三星電子4日在日本舉行“三星晶圓代工論壇2018日本會議”，簡稱SFF Japan 2018，這是三星第二次在日本舉行代工會議，日本PCwatch網站介紹了三星這次會議的主要內容，三星的口號是“最受信任的代工廠”，并公布了三星在晶圓代工上的最新路線圖。

三星高管表示2018年晚些時候會推出7nm FinFET EUV工藝，而8nm LPU工藝也會開始風險試產，2019年則會推出5/4nm FinFET EUV工藝，同時開始18nm FD-SOI工藝的風險試產，后者主要面向RF射頻、eMRAM等芯片產品。

2020年三星則會推出3nm EUV工藝，同時晶體管結構也會大改，從目前的FinFET變成GAA（ Gate-All-Around）結構，GAA公認為7nm節點之后取代FinFET晶體管的新一代技術候選。

Gate-All-Around就是環繞柵極，相比于現在的FinFET Tri-Gate三柵極設計，將重新設計晶體管底層結構，克服當前技術的物理、性能極限，增強柵極控制，性能大大提升。自二十一世紀初以來，三星和其他公司一直在開發GAA技術。 GAA晶體管是場效應晶體管（FET），在通道的所有四個側面都有一個柵極，用于克服FinFET的物理縮放比例和性能限制，包括電源電壓。

三星公司市場副總裁Ryan Sanghyun Lee表示，自2002年以來，三星專有的GAA技術被稱為多通道FET（MBCFET）。據該公司介紹，MCBFET使用納米片器件來增強柵極控制，顯著提高晶體管的性能。

據了解，三星口中的MBCFET,其實屬于水平溝道柵極環繞技術(Horizontal gate-all-around,有些文獻中又稱為Lateral gate-all-around,以下簡稱水平GAA，柵極環繞則簡稱GAA)的一種.

盡管并沒有公開對外宣布,但其它的芯片廠商其實也在同一個方向努力,所計劃的啟用時間點也是大同小異.大家都是采用水平GAA,只不過鰭片形狀各有不同,三星是采用納米板片形狀的鰭片,有些廠商則傾向橫截面為圓形納米線形狀的鰭片....這些都隸屬于水平GAA,其它的變體還包括六角形鰭片,納米環形鰭片等。

對三星來說，他們的7nm客戶都有誰至關重要，特別是在臺積電搶下絕大多數7nm訂單的情況下，原文作者認為臺積電的7nm產能不可能包攬所有7nm訂單，三星依然有機會搶得客戶，因此他猜測某公司下一代的GPU有可能交由三星代工——不過他強調這是自己的推測。

在GPU代工上，三星使用14nm工藝給NVIDA的GTX 1050 Ti/1050顯卡的GP107核心代工過。

下面是三星在封裝測試方面的路線圖了，目前三星已經可以提供FOPLP-PoP、I-Cube 2.5D封裝，明年則會推出3D SiP系統級封裝，其中I-Cube封裝已經可以實現4路HBM 2顯存堆棧了。

不過針對三星的這種設計，,Intel Bohr就曾經作出如此的評價:"...這種設計其實并沒有他們吹噓得那么驚天地泣鬼神,只不過是把傳統的finfet平躺下來擺放而已,還不清楚這種設計是不是就比納米線溝道更給力."

目前臺積電已吃下AMD 代號Rome 的二代Epyc 處理器，該處理器采用了Zen 2 處理器架構和7 納米制程，隨著格羅方德(GlobalFoundries) 八月底也宣布退出7 納米先進制程競爭，三星表示，乍看之下臺積電大獲全勝，但其實三星仍有機會。

三星指出，考量到智慧型手機廠也有整合單芯片(SoC) 之生產需求，故臺積電不太可能有足夠空間全面發展7 納米生產線，產能估計不足以滿足目前技術領先的幾間GPU 公司，因此依照推斷，將有些廠下一代芯片也將導入7 納米制程，并交由三星生產。

在三星這場簡報會議上，三星估計，未來該公司的7納米技術將應用在網路和汽車芯片領域，但市場人士多有質疑，三星7納米制程僅能獲網路、汽車芯片采納，而非更為高效的GPU芯片市場，這意味著三星的7納米制程，很可能并不合乎Nvidia、AMD等芯片巨頭的技術標準。