近日，中國電子工業標準化技術協會批準并發布了《人工智能超節點服務器技術要求》等28項團體標準。其中由中國移動研究院牽頭、奇異摩爾產品市場&研發部門主要參編的《人工智能加速器互聯芯粒技術要求》標準（編號T/CESA 1457-2025）已獲批準，并予以近日正式實施。此項標準是構建高性能“人工智能超節點服務器”的關鍵底層技術規范，旨在統一和規范加速器間的互聯接口，促進不同AI芯片的互操作性與算力高效集成，對推動我國自主AI算力生態建設具有重要意義。

《人工智能加速器互聯芯粒技術要求》標準始于中國移動研究院發起的全向智感互聯架構（OISA）系統的標準與規范立項，其芯粒技術要求匹配OISA卡間互聯協議生態。

互聯芯粒作為OISA生態的關鍵模塊賦能OISA協議層面統一報文格式、支持多語義融合、多層次流控重傳以及集合通信加速等技術特點進一步實現高速、低時延、無損和高可靠的GPU通信。

標準背景與整體技術架構介紹

為了進一步提升AI網絡互聯系統級集成度與互聯靈活性，業界開始探索在封裝內部通過芯粒方式實現的Scale-up互聯方案。該方案通過在芯片層面解耦計算與互聯功能，從體系結構上為AI加速器的演進提供了新的思路和實現路徑。

人工智能加速器互聯芯粒的異構集成設計遵循模塊化、標準化、開放化三大原則，旨在打破私有化互聯方案的壁壘，構建跨廠商的智算生態：首先，芯粒應專注于數據傳輸功能，避免與其他芯粒功能耦合，每個芯粒需具備獨立測試能力，減少封裝后調試難度。其次，人工智能加速器互聯芯粒與其他功能芯粒采用統一接口協議，確保不同廠商的芯粒可互操作，擁有標準的互聯互通解決方案。最后，該人工智能加速器互聯芯粒與多家技術廠商共同推動標準制定，推動半導體產業生態發展、降低成本、提高創新效率。

標準的整體架構要求

人工智能加速器互聯芯粒要求將芯片內負責輸入輸出（I/O）相關功能單獨作為芯片模塊進行集成，作為一個獨立的芯粒與其他計算芯粒、存儲芯粒共同協作。本規范涉及的互聯芯粒作用范圍如圖所示：

（圖：人工智能加速器互聯芯粒互聯機制）

該標準明確GPU互聯芯粒與其他功能芯粒間互聯技術的應用場景、體系架構、接口要求、協議層、數據鏈路層、物理層、物理封裝等多項技術要求。

互聯協議規范

接口實現要求

對于接口技術要求明確邏輯接口定義（針對不同場景的接口需求）

（圖：互聯芯粒核心接口示意圖）

標準明確了互聯芯粒在以上應用場景邏輯接口是否全面支持消息語義、內存語義及異構緩存一致互聯的技術要求。在物理接口實現方向，互聯芯粒的互聯機制全面兼容UCIe Adv及UCIe Std國際標準，涵蓋在不同封裝模式下凸點陣列布局與布線&設計規則等技術要求。

基于語義的通信工作流程

在人工智能加速器互聯芯粒的通信架構中，基于內存語義的通信工作流程是OISA協議定義的關鍵操作。為高效滿足GPU對消息傳遞與內存訪問的特定語義需求，該標準同步設計了專用的OISA Bridge硬件模塊及與之配套的低延時報文格式，共同構成了芯粒間高性能通信的實現基礎。

（圖：內存語義工作流程）

目前，IO芯粒被領先的國際廠商采用并已構成實際量產案例，如基于AMD MI300X以及Intel Ponte Vecchio（PVC）等AI加速器的互聯方案均采用私有互聯方案連接IO芯粒和計算芯粒。同時，頭部云服務廠商AWS近日聯合英偉達定制了基于NVLink Fusion技術的AI加速器，該方案同樣通過專用IO芯粒實現服務器級別超大規模高性能互聯。

本次《人工智能加速器互聯芯粒技術要求》團體標準的發布是對奇異摩爾在GPU互聯技術領域能力的高度認可，也標志著國產GPU互聯技術從“跟隨”逐步走向“定義”。標準的實施將推動形成基于開放芯粒架構的國產AI基礎設施新范式，為構建自主可控的AI算力集群奠定堅實的技術基石。