2026年4月2日，ODCC春季全體會議在浙江舟山成功召開。中國信通院云大所總工程師郭亮，ODCC網絡工作組組長、騰訊基礎網絡中心總監何澤坤、奇異摩爾聯合創始人&產品解決方案副總裁祝俊東、博通網絡架構總監何宗應、江波龍企業產品市場總經理劉洋共同發起成立 “智算互聯芯粒實驗室”(ACCL – AI Connectivity Chiplet Lab)。

智算互聯芯粒實驗室由中國信通院云大所和騰訊牽頭，奇異摩爾作為核心運營單位，聯合博通等產業鏈上下游頭部企業共同發起，旨在匯聚產學研核心力量，聚焦芯粒技術與智算互聯的深度融合，攻克智算產業發展中的互聯瓶頸，補齊國產智算芯粒短板，助力我國智算產業實現自主可控、高質量發展。

ACCL實驗室聚焦智算場景下芯粒互聯的開放標準與工程化落地，核心覆蓋技術研發、標準制定、測試驗證、產業協同四大范圍，旨在打通從XPU片間互聯乃至整個集群系統(XPU、統一內存池、CPU)等全棧技術鏈條，支撐節點內與節點間全場景智算需求。

奇異摩爾作為智算互聯芯粒實驗室的核心芯粒廠商，首期工作將聚焦騰訊ETH-X Scale Up協議聯合XPU廠商、交換機等廠商共同搭建基于Kiwi G2G IO芯粒的原型驗證平臺，構建開放測試標準，賦能打通國產化芯片互聯互通的傳輸瓶頸。

首期聚焦ETH-X協議

構建互聯芯粒驗證平臺

實驗室將基于ETH-X協議框架，使用基于Altera FPGA的板卡構建小規模Scale Up集群，提供更接近于XPU真實部署線速性能的ETH-X協議硅前驗證平臺。為了更好的模擬XPU計算芯粒和IO芯粒的互聯，創新性地采用UCIe over MAC技術采用兩片FPGA分別模擬計算和IO芯粒，展示跨芯粒的業務經過UCIe的高效傳輸。

(圖：XPU with ETH-X Chiplet)

芯粒驗證平臺將聚焦于以下Scale Up互聯實現中的核心技術領域：

1計算芯粒將流量在多個IO芯粒間進行路徑狀態感知負載均衡

2XPU根據網絡擁塞狀態自適應調整業務發送

3集群內XPU的集合通信機制(包括交換機在網計算)

4探索XPU通信的有效事務序保證機制)

實驗室成果發布計劃：

(實驗室成果發布計劃)

實驗室技術前瞻：

隨著Agent場景中多輪調用、長上下文與工具鏈的普及，KV Cache的顯存占用被顯著放大。在大模型推理過程中，prefill階段偏重計算，而decode階段對內存與延遲高度敏感，若二者爭搶有限的片上或卡上顯存，將引發首Token時延升高、XPU利用率下滑及跨節點數據搬運開銷激增等問題。統一內存池通過物理解耦與動態按需分配，能夠實現計算與內存資源的彈性伸縮，有效提升系統吞吐并收斂長尾延遲。面向下一代AI推理，亟需構建無阻訪問的統一內存池，以打通GPU與內存之間的通路，為大模型推理效率躍升奠定基礎。未來，實驗室將圍繞IO芯粒作為協議調度樞紐，與產業上下游開展XPU、內存池與CPU等異構算力之間的片間互聯探索，推動統一內存訪問架構落地，切實降低片間交互延遲。

面對下一代大模型的持續演進，IO芯粒憑借其卓越的靈活性與可擴展性，將為產業創新注入無限可能。奇異摩爾將攜手產業伙伴，以開放共贏的姿態，加速構建更解耦、更高效的智算基礎設施，共同探索異構計算的前沿邊界，合力開創智能計算的全新紀元。