RISC-V 指令集因其開源、模塊化設計特點，以及在嵌入式設備、人工智能、車規 MCU、邊緣計算和數據中心等多種應用領域的廣泛適用性而日益普及，以前所未有的速度邁向主流商業化。隨著 Hypervisor 和 Vector 擴展的集成，RISC-V 架構在高性能計算領域的適用性進一步增強，越來越多的公司將 RISC-V 架構應用到高性能計算領域。

但芯片的成敗，從來不是“設計完成”，而是要“驗證跑通，系統跑穩”，并推進至上市量產。然而，RISC-V 架構的驗證復雜度和挑戰遠超傳統的固定架構的處理器。

RISC-V 的架構靈活性帶來了設計的復雜度，不同的架構、微架構，不同的實現方式以及各廠商自定義的指令集及功能都顯著的擴大了驗證范圍，使得驗證空間呈指數級擴張。

多元的處理器 IP（自研、開源、供應商+自定義指令）來源帶來了兼容性挑戰,對互操作性驗證提出了更高要求。

RISC-V 廣泛的應用場景（從微處理器到高性能計算應用處理器）也使得驗證的統一性很難實現。高性能 RISC-V CPU 的開發者需要專用的設計驗證工具，以生成多樣且復雜的指令序列，來測試其 RISC-V 實現的健壯性、正確性和性能。

不同開發團隊對規范的理解差異，在 RISC-V 架構中的經驗以及工具的不同選擇也可能產生不同的實現行為。

因此，針對 RISC-V 架構，尤其是高性能 RISC-V CPU 架構需要更先進的驗證方法學和平臺，擁有高質量的參考模型和全套驗證技術，并涵蓋單核、多核和系統的整個生命周期，確保全面覆蓋 RISC-V 應用中的邊緣情況和極端場景。

新思科技在 RISC-V 驗證領域處于領先地位，提供專用解決方案 ImperasDV 和 STING，用于 RISC-V 處理器和系統級驗證。其中，STING 是一款基于軟件的的 RISC-V 系統級驗證測試生成解決方案，它能夠生成多樣化且復雜的 RISC-V CPU 隨機測試用例，并且能夠完美結合新思科技的硬件加速平臺解決用戶在 RISC-V 驗證當中的諸如緩存一致性、多核同步等驗證問題，保證了 RISC-V CPU 的魯棒性、正確性、穩定性。

STING 能夠支持多核架構，并對整個系統不同的 ISA 模塊，地址空間、緩存層級等屬性參數進行配置。STING 在測試庫中提供 1 萬多的測試片段給用戶直接使用，客戶也可以根據自己的架構或者微架構驗證的實際需求，增加自己定向的測試片段，和STING測試庫原有的測試片段聯合使用。客戶可以通過隨機測試片段和隨機指令在底層隨機生成測試場景，可以在較短的時間內對復雜的硬件進行驗證，從而加速驗證過程。STING 所生成的測試場景，不僅支持對指令集的擴展進行驗證，還能模擬多種復雜的異常場景，極大地提高了驗證的覆蓋面和準確性。另外，STING 可以將驗證場景轉換為二進制文件，非常易于移植，用戶可以在不同平臺上進行驗證復現。

STING 在多核架構系統的驗證中擁有顯著的優勢：

擁有豐富的多核測試片段和測試場景的積累。

支持客戶根據測試和驗證需求，擴展自己的測試片段和場景。

支持客戶創造出大型的測試場景（十億+條指令），并通過 multi-pass 檢查機制對 CPU 和系統進行壓力測試。

完美結合新思科技 Verdi，VCS，ZeBu 和 HAPS 等硬件加速平臺，完成從單核系統,多核子系統，以及到 SoC 系統的全面驗證。

借助新思科技專用的 RISC-V STING 驗證工具，開發者可以確保其 RISC-V 處理器具備可靠性、高效性，并能夠滿足高性能計算應用的苛刻要求,加速 RISC-V SoC 的上市時間。