在RISC-V 架構席卷全球的當下，新思科技（Synopsys）通過在整個硅生命周期開發工具、驗證平臺與定制 IP 方面的深厚積累，成為 RISC-V 生態中最為關鍵的“隱形推手”，在整個 RISC-V 的發展中扮演了關鍵的角色——生態筑基者。

RISC-V 的“隱形門檻”：不是 ISA，是生態

RISC-V 的開源指令集（ISA）降低了架構授權的門檻，卻放大了另一重挑戰：如何快速、低成本、高可靠地完成 SoC 實現。在第五屆 RISC-V 中國峰會上，新思科技應用工程資深副總裁 Yankin 指出如今客戶越來越期待“一年內完成 SoC 設計并量產交付”。這個過程面臨著系統性的挑戰，包括：高復雜度 SoC 設計的驗證壓力（功耗、延遲、帶寬等維度的并發權衡）；跨異構模塊（CPU/GPU/DSP/AI 加速器）的集成調試與資源調配；基于 RISC-V 的新架構探索缺乏成熟的“平臺樣板”。

新思科技的全棧支持：EDA 工具鏈+ IP +驗證平臺

EDA 工具鏈：從“能用”到“好用”

Synopsys.ai 全棧 AI 驅動：從架構探索到布局布線，AI 實時優化 PPA（功耗/性能/面積），將設計迭代周期壓縮 30%。

Fusion Compiler：統一數據庫支持 RISC-V 異構集成，兼容芯粒（Chiplet）先進封裝，加速基于 RISC-V 的SoC設計開發，已助力阿里巴巴達摩院玄鐵 C910 實現最佳 PPA 指標。

RTL Architect：用于 PPA 和擁塞預測，在設計早期提供準確結果，顯著縮短 RTL 開發時間，通過提高可預測性和質量，實現更優“RTL”。

ARC-V 處理器 IP：三大梯隊覆蓋全場景

新思科技正嘗試成為未來 RISC-V SoC 設計的“平臺提供者”，而不僅僅是 IP 組件供應商。

2024 年，新思科技推出 ARC-V 家族，形成從高性能計算覆蓋從 IoT 到車載、從控制到高性能計算等全場景需求的完整梯隊：

RMX 系列（32位嵌入式）：面向 IoT/可穿戴，功耗低于 0.01mW/MHz，面積縮小 20%。

RHX 系列（32位實時）：車規級 ASIL-D 認證，用于自動駕駛 MCU，延遲低至 3ns。

RPX 系列（64 位高性能）：支持亂序執行與 RVV 矢量擴展，面向 AI 加速與數據中心，性能對標 ARM A78。

新思科技正嘗試成為未來 RISC-V SoC 設計的“平臺提供者”，而不僅僅是 IP 組件供應商。

驗證與測試：更早、更快、更智能的發現錯誤

新思科技在 RISC-V 驗證領域處于領先地位，為客戶提供一系列的驗證解決方案，其中，ImperasDV用于 RISC-V 處理器的指令集建模和驗證，STING 用于從內核到系統級功能驗證。強大的驗證解決方案助力客戶加速 RICS-V SoC 的上市時間，提高產品質量。

另外，新思科技先進的VCS仿真、Verdi調試、VC SpyGlass靜態分析、VC Formal和經過硅驗證的驗證IP，能夠對整個 SoC 進行全面驗證。

深耕中國：從“技術響應”到“生態共建”

Yankin 提出：“RISC-V 的爆發在中國，而中國的場景復雜度全球第一。”新思科技以強大的創新能力，深度綁定中國市場，發揮其 RISC-V 應用場景豐富、增長迅猛的獨特優勢。

與阿里巴巴達摩院玄鐵等合作伙伴共建設計平臺，提供從RTL到GDSII的腳本化流程，助力初創公司“一鍵生成”芯片。

持續開展高校計劃，與多所高校開展RISC-V共建課程，培養RISC-V原生人才。

未來敘事：RISC-V 的“安卓時刻”

正如新思科技在 2025 年 RISC-V 峰會所言：“我們不是 RISC-V 的革命者，而是把革命變成產業的筑路者。”

當RISC-V快速走向“定義新計算”，新思科技的全棧能力正成為決勝的關鍵——

對初創公司：意味著用 1/3 成本、1/2 時間做出可量產芯片；

對系統廠商：意味著在一條工具鏈上無縫整合 CPU / AI /車規 IP；

對整個生態：意味著 RISC-V 終于擁有了從代碼到硅片的“安卓式”標準化平臺。

RISC-V 的開放性，與新思科技全球領先的工程能力完美結合，將為開發者帶來前所未有的創新體驗。從IP 核到 EDA 工具鏈，從驗證平臺到 AI 驅動的設計優化，新思科技正以“全棧式”能力，助力客戶將 RISC-V 的開放性轉化為可落地的商業競爭力。