DS99R124AQ：高性能FPD - Link II到FPD - Link轉換器的詳細解析

引言

在電子設計領域，信號轉換與傳輸的高效性和穩定性至關重要。DS99R124AQ作為一款5 - 43 MHz 18位彩色FPD - Link II到FPD - Link轉換器，為汽車顯示等應用提供了強大的支持。今天，我們就來深入探討這款芯片的特性、應用以及設計要點。

文件下載：ds99r124aq-q1.pdf

芯片特性概覽

1. 頻率與速率支持

DS99R124AQ支持5 - 43 MHz的頻率范圍，對應的串行鏈路速率為140 Mbps到1.2 Gbps，能夠滿足多種不同速率的應用需求。

2. 輸出接口

• FPD - Link LVDS輸出：采用4通道（3數據 + 1時鐘）設計，提供了穩定的數據和時鐘傳輸。
• LVCMOS輸出：具備3個低速過采樣LVCMOS輸出，通過交流耦合STP互連，長度可達10米，且集成了輸入終端，增強了信號的穩定性。

  3. 其他特性

• 低功耗設計：擁有掉電模式，可有效降低功耗。
• 快速鎖定：能夠實現快速隨機數據鎖定，無需參考時鐘，簡化了系統設計。
• EMI抑制：具備低EMI的FPD - Link輸出，還可通過SSCG選項進一步降低EMI。
• 接口兼容性：支持1.8V或3.3V的I/O接口，適用于不同的系統環境。
• 汽車級標準：通過AEC - Q100 Grade 2認證，滿足汽車應用的高可靠性要求。
• ESD防護：具有大于8 kV的HBM和ISO 10605 ESD評級，增強了芯片的抗靜電能力。

應用場景

DS99R124AQ主要應用于汽車導航和娛樂顯示系統。在汽車環境中，對顯示的穩定性、抗干擾性和低功耗有較高要求，該芯片憑借其出色的性能，能夠為汽車顯示提供可靠的信號轉換和傳輸解決方案。

功能詳細解析

1. 數據轉換與傳輸

芯片接收單對FPD - Link II串行數據，將其轉換為4通道FPD - Link LVDS輸出。數據格式包含嵌入式時鐘和DC平衡信息，確保了信號的質量和AC耦合的支持。每個PCLK周期接收一個像素的數據，數據包含嵌入式時鐘、加擾數據、DC平衡控制位和數據完整性驗證位。

2. 時鐘數據恢復與狀態標志

CDR PLL在PDB為高電平時開始鎖定串行輸入，LOCK輸出反映鎖定狀態。當芯片完成鎖定后，LOCK輸出為高電平，表示數據和時鐘已成功恢復。FPD - Link接口狀態由OSS_SEL引腳控制。

3. 輸出接口特性

• LVCMOS輸出：OS[2:0]輸出為低速信號，頻率應小于PCLK的1/5，用于傳輸額外的信號。
• FPD - Link輸出：VODSEL引腳控制差分輸出電壓，可選擇250mV（500mVp - p）或400mV（800mVp - p）的典型值。此外，還可通過SSCG功能降低系統EMI，該功能可通過引腳或寄存器控制。

  4. 電源節省特性

• 掉電模式：通過PDB引腳控制，可在顯示不需要時關閉芯片，節省電源。在自動檢測模式下，當串行流停止時，芯片自動進入掉電模式，串行流恢復時重新鎖定并輸出有效數據。
• 停止流睡眠模式：當輸入串行流停止時，芯片進入低功耗睡眠狀態，串行流恢復時重新鎖定并恢復數據。此模式下，可選串行總線控制寄存器的值將被保留。

  5. 內置自測試（BIST）

  BIST功能可用于測試高速串行鏈路，在原型階段、設備生產、系統測試和診斷中非常有用。在BIST模式下，只需輸入時鐘和控制Ser和Des的BISTEN引腳，Ser輸出測試模式（PRBS7），Des檢測并監控錯誤，PASS輸出引腳反映測試結果。

引腳描述與配置

1. 輸入輸出引腳

芯片的引腳涵蓋了FPD - Link II輸入接口、FPD - Link輸出接口、LVCMOS輸出、控制和配置引腳以及電源和接地引腳。每個引腳都有其特定的功能和電氣特性，例如FPD - Link II輸入需要AC耦合和內部終端，FPD - Link輸出需要100Ω的終端電阻。

2. 控制與配置引腳

通過外部引腳或可選的串行控制總線，可對芯片進行配置。例如，VODSEL控制輸出電壓，SSC[2:0]選擇SSCG范圍，LFMODE設置低頻或高頻模式等。

3. 串行總線控制接口

可選的串行總線控制接口由SCL、SDA和ID[X]引腳組成，支持I2C協議。多個設備可共享該總線，通過ID[X]引腳設置設備地址。

設計要點與注意事項

1. 電源要求

電源斜坡應快于1.5 ms且單調上升，所有電源達到有效工作范圍后才能啟動設備操作。如果使用可選的串行總線地址選擇功能，PDB信號需要延遲，以確保ID設置完成。

2. 傳輸介質

建議使用點對點配置，通過PCB走線或雙絞線電纜進行傳輸。LVDS互連應具有100Ω的差分阻抗，選擇匹配的電纜和連接器可減少阻抗不連續性。

3. 實時插入

芯片支持實時插拔應用，能夠在實時插入事件中自動鎖定到活動數據流。

4. PCB布局與電源系統

• 布局設計：為LVDS Ser/Des設備設計低噪聲的電源饋送，分離高頻或高電平的輸入輸出，減少雜散噪聲、反饋和干擾。
• 電源系統：使用薄電介質（2 - 4 mils）的電源/接地夾層，提供平面電容和低電感寄生效應。外部旁路電容應包括RF陶瓷和鉭電解電容，且表面貼裝電容更優。

  5. LVDS互連

  使用100Ω耦合差分對，遵循S/2S/3S間距規則，減少過孔數量，使用差分連接器，保持走線平衡，盡量減小對間的偏斜，并在靠近TX輸出和RX輸入處進行終端匹配。

總結

DS99R124AQ作為一款高性能的FPD - Link II到FPD - Link轉換器，憑借其豐富的特性和出色的性能，在汽車顯示等領域具有廣泛的應用前景。在設計過程中，我們需要充分考慮其引腳配置、電源要求、傳輸介質以及PCB布局等因素，以確保系統的穩定性和可靠性。希望通過本文的介紹，能為電子工程師們在使用DS99R124AQ進行設計時提供一些有益的參考。你在使用類似芯片時遇到過哪些問題呢？歡迎在評論區分享交流。