電子發燒友網綜合報道在 2025 年 IEEE 國際電子器件會議上，Intel 及 Intel Foundry 研究團隊聯合全球頂尖科研機構，發布了一系列面向先進半導體制造的核心技術突破。這些成果聚焦晶體管微型化、功率傳輸效率、新興材料應用等行業關鍵痛點，涵蓋 MIM 電容器創新、GaN 芯片 let 技術、2D FET 優化及 CMOS 縮放演進等多個前沿方向，為人工智能（AI）和高性能計算（HPC）領域的技術升級提供了關鍵支撐。

隨著半導體工藝節點持續演進，晶體管尺寸不斷縮減，如何在極小空間內實現穩定、低泄漏的功率傳輸，成為制約先進 CMOS 技術發展的核心瓶頸。Intel Foundry 團隊此次推出的新一代金屬 - 絕緣體 - 金屬（MIM）片上去耦電容器技術，通過材料創新與結構優化，成功突破了這一限制。

該技術采用深溝槽電容器結構，兼容標準后端芯片制造工藝，核心亮點在于三種高性能 MIM 堆疊材料的成功驗證：鐵電鉿鋯氧化物（HZO）、氧化鈦（TiO）及鈦酸鍶（STO）。

鐵電鉿鋯氧化物（HfZrO）：利用鐵電材料的自發極化特性，在納米級尺度下實現高介電常數；
二氧化鈦（TiO?）：具有優異的介電性能和熱穩定性；
鈦酸鍶（SrTiO?）：鈣鈦礦結構材料，在深溝槽中展現出卓越的電容密度。

測試數據顯示，這些材料方案的平面電容密度達到 60-98 fF/μm2，較當前主流技術實現多代際飛躍；同時泄漏水平控制在行業目標的 1/1000，在電容漂移、擊穿電壓等關鍵可靠性指標上均無妥協。

這一技術突破將為AI芯片設計帶來多重優勢，包括電源完整性提升，有效抑制電源噪聲和電壓波動。在熱管理協同優化方面，實現電熱協同優化，為高功率AI芯片提供更穩定的工作環境。它還有助于在有限芯片面積內實現更高的電容密度，為功能模塊集成釋放更多空間，實現芯片面積優化。同時為 3nm 及以下先進工藝節點提供了穩定的功率保障，將直接推動高性能 AI 芯片、HPC 處理器的性能提升與功耗優化。


另外，在功率電子與射頻（RF）領域，Intel Foundry 首次展示了基于 300 毫米硅基氮化鎵（GaN-on-Silicon）晶圓的完整芯片 let 技術，填補了行業在大尺寸、超薄 GaN 集成方案上的空白。該芯片 let 厚度僅 19μm，不足人類頭發直徑的 1/4，通過晶圓減薄、切割等工藝從全流程加工的 300mm 晶圓中制備而成，兼顧了大規模制造與極致輕薄特性。

技術架構上，該方案采用單片集成工藝，將 GaN N 型金屬 - 氧化物 - 半導體高電子遷移率晶體管（N-MOSHEMT）與硅 P 型金屬 - 氧化物 - 半導體場效應晶體管（Si PMOS）融合，構建了包含邏輯門、多路選擇器、觸發器、環形振蕩器等在內的完整數字控制電路庫?？煽啃詼y試表明，該技術在時間相關介質擊穿（TDDB）、正偏壓溫度不穩定性（pBTI）、高溫反向偏壓（HTRB）及熱載流子注入（HCI）等嚴苛條件下均滿足工業級要求，有望廣泛應用于下一代高效功率轉換器、高速射頻通信設備等場景，解決傳統方案功率密度低、響應速度慢的痛點。

在半導體材料上，面對硅基材料逼近物理極限的挑戰，Intel Foundry 聯合維也納技術大學、IMEC 等機構，在 2D 材料晶體管（2D FET）領域取得多項關鍵進展。與維也納技術大學合作的研究聚焦二硫化鉬（MoS?）等 2D 材料替代硅的可行性，通過對比平面型與全環繞柵極（GAA）結構的 1 層 MoS?溝道 FET，系統分析了滯后特性、偏壓溫度不穩定性（BTI）及隨機電報噪聲（RTN）等關鍵指標，揭示了氧化物層與溝道 - 絕緣體界面的陷阱物理機制，為 2D FET 的可靠性優化提供了理論支撐。

此次 IEDM 發布的多項成果，彰顯了 Intel Foundry 在先進半導體制造領域的技術積淀與生態整合能力。從 MIM 電容器的功率保障到 GaN 芯片 let 的性能突破，從 2D 材料的前沿探索到 CMOS 縮放的工程落地，這些技術不僅解決了當前行業的核心痛點，更構建了面向 AI、HPC 等新興領域的技術護城河。未來，隨著這些技術的產業化落地，將進一步推動半導體行業向更高性能、更低功耗、更大規模集成的方向發展，為數字經濟的創新升級注入強勁動力。