ADS62Px9/x8 是一系列雙通道14位和12位A/D轉換器，采樣率最高可達250 MSPS。它將高動態(tài)性能和低功耗結合在緊湊的64 QFN封裝中。這使得它非常適合多載波寬帶通信應用。

ADS62Px9/x8 具有增益選項，可用于在較低全尺度輸入范圍內提升 SFDR 性能。它包含一個直流偏移校正環(huán)路，可用于取消ADC偏移。同時提供DDR LVDS（雙倍數據速率）和并行CMOS數字輸出接口。

它包含內部參考，而傳統(tǒng)的參考引腳和相關的解耦電容已被取消。不過，該設備也可以用外部參考驅動。該裝置在工業(yè)溫度范圍內（–40°C至85°C）內規(guī)范。
*附件：ads62p49.pdf

特性

• 最大采樣率：250 MSPS
• 14位分辨率 – ADS62P49/1 ADS62P48
• 12位分辨率 – ADS62P29/ADS62P28
• 總功率：1.25瓦，功率250 MSPS
• 雙數據速率（DDR）LVDS和并行CMOS輸出選項
• 可編程增益最高可編程6dB，用于信噪比/SFDR權衡
• 直流偏移校正
• 90dB串擾
• 支持輸入時鐘幅度最低至400 mVPP微分
• 內部與外部參考支持
• 64-QFN封裝（9毫米×9毫米）

參數

方框圖

一、產品核心概述

ADS62Px9/x8 系列是德州儀器推出的雙路高精度高速 ADC 家族，含 14 位（ADS62P49/48）與 12 位（ADS62P29/28）分辨率版本，采樣率最高 250MSPS（ADS62P49/29）/210MSPS（ADS62P48/28），核心優(yōu)勢為高動態(tài)性能、可編程增益與靈活輸出接口，適用于多載波寬帶通信、數字預失真（DPD）、醫(yī)療成像、便攜式儀器等場景。工作溫度范圍 –40°C 至 +85°C，采用 64 引腳 VQFN 封裝（9×9×1.5mm，0.5mm 引腳間距），單模擬電源（3.15V3.6V）+ 數字驅動電源（1.7V1.9V）供電，集成內部基準與直流偏移校正功能，支持 DDR LVDS / 并行 CMOS 雙輸出模式，總功耗低至 0.92W（210MSPS），滿足高速高精度信號采集需求。

二、關鍵特性與規(guī)格

1. 核心性能參數

• 分辨率與線性度 ：14 位版本無丟失碼，積分非線性誤差（INL）最大 ±5 LSB（典型 ±2.5 LSB），差分非線性誤差（DNL）最大 ±1.3 LSB（典型 ±0.6 LSB）；12 位版本 INL 最大 ±5 LSB（典型 ±1 LSB），DNL 最大 ±1.3 LSB（典型 ±0.2 LSB）；增益誤差最大 ±2% FS（含基準與通道誤差），偏移誤差最大 ±20mV（典型 ±2mV），溫漂低（偏移溫漂 0.02mV/°C）。
• 動態(tài)性能：@170MHz 輸入、0dB 增益時，14 位版本 SNR 典型 71 dBFS，無雜散動態(tài)范圍（SFDR）典型 75 dBc，信號失真比（SINAD）典型 69.8 dBFS，有效位數（ENOB）11.3 位；12 位版本 SNR 典型 69.4 dBFS，SFDR 典型 75 dBc，SINAD 典型 68.3 dBFS；通道串擾 90 dB，互調失真（IMD）85 dBFS，二次諧波失真（HD2）典型 –85 dBc。
• 輸入特性：差分輸入滿量程 2Vpp（0dB 增益），共模電壓 1.5V±0.1V；輸入帶寬 700MHz（25Ω 源阻抗），支持 2Vpp 輸入時最高 500MHz 輸入頻率、1Vpp 輸入時最高 800MHz 輸入頻率；內置基準（無需外部 decoupling），支持外部基準模式（VCM 引腳輸入 1.3V~1.7V）。
• 功耗與輸出：總功耗 0.92W1.25W（隨采樣率變化），全局掉電功耗典型 45mW；DDR LVDS 輸出差分電壓 275425mVpp，共模電壓 1.0~1.4V，負載阻抗 100Ω；并行 CMOS 輸出高電平 ≥DRVDD-0.1V，低電平 ≤0.1V，支持最大 5pF 負載電容。

2. 核心功能

• 可編程增益：支持 0~6dB 增益調節(jié)（0.5dB 步進），增益提升可優(yōu)化 SFDR 性能（最高提升 8dB），代價為 SNR 輕微下降，適配不同輸入幅度場景的動態(tài)性能平衡。
• 靈活輸出配置：通過引腳或寄存器選擇 DDR LVDS（最高 250MSPS）或并行 CMOS（最高 210MSPS）輸出，數據格式支持二進制補碼 / 偏移二進制；LVDS 模式采用雙數據率傳輸，單對差分線承載 2 位數據，降低引腳數量。
• 校準與校正：集成直流偏移校正功能，可校正 ±10mV 偏移，校正時間常數可編程（256k 512M 時鐘周期）；支持通道獨立或公共控制，含精細增益微調（+0.001dB +0.134dB）。
• 低功耗設計：支持全局掉電、單通道待機與時鐘停止低功耗模式，待機喚醒時間僅 1ms，全局掉電喚醒時間 30ms，適配功耗敏感場景。

三、封裝與引腳

1. 封裝信息

• 64 引腳 VQFN 封裝：尺寸 9.0mm×9.0mm×1.5mm，引腳間距 0.5mm；結到環(huán)境熱阻 23°C/W，結到板熱阻 4.2°C/W；MSL 等級 3，支持 260°C 回流焊（168 小時濕度預處理），裸露熱焊盤需接地以保證散熱與電氣性能。

2. 關鍵引腳功能

• 電源與地：AVDD（模擬供電，3.3V 典型值）、DRVDD（數字驅動供電，1.8V 典型值）；AGND（模擬地）、DRGND（數字驅動地），熱焊盤與 DRGND 內部連通，需可靠接地。
• 輸入與基準：INP_A/INM_A、INP_B/INM_B（雙路差分模擬輸入）；CLKP/CLKM（差分時鐘輸入，支持正弦波 / LVPECL/LVDS/CMOS 驅動）；VCM（內部基準模式下輸出 1.5V 共模電壓，外部基準模式下為基準輸入）。
• 控制與輸出：RESET（復位引腳，控制串 / 并行配置模式）、SEN/SCLK/SDATA（串行配置接口）；CTRL1CTRL3（電源管理控制引腳）；LVDS 模式輸出 CLKOUTP/CLKOUTM（差分時鐘）、DAxP/M/DBxP/M（雙路差分數據）；CMOS 模式輸出 CLKOUT（單端時鐘）、DA0DA13/DB0~DB13（并行數據）。

四、工作模式與核心功能

1. 核心工作模式

• 采樣與轉換：雙路同步采樣，每路采用流水線架構，轉換延遲 22 個時鐘周期；時鐘支持差分 / 單端輸入，最小采樣率 1MSPS，支持 40%~60% 占空比（內置占空比穩(wěn)定器）。
• 增益與校正：06dB 可編程增益對應輸入滿量程 1Vpp2Vpp 線性縮放；偏移校正通過串行寄存器啟用，校正環(huán)路自動估算并補償直流偏移，可凍結校正結果或動態(tài)更新。
• 輸出接口：LVDS 模式采用 DDR 傳輸，上升沿輸出偶數位、下降沿輸出奇數位，數據速率為采樣率的 2 倍；CMOS 模式支持多路復用輸出（雙路數據復用至單總線，僅適用于 ≤65MSPS）。
• 測試與診斷：支持全 0 / 全 1、交替、斜坡、自定義測試圖案輸出，可通過串行接口讀取內部寄存器狀態(tài)，便于系統(tǒng)調試。

2. 配置方式

• 并行配置：RESET 引腳接高，通過 SEN/SCLK/CTRL1~3 引腳直接配置參考源、輸出接口與電源模式，無需軟件初始化。
• 串行配置：RESET 引腳接低，通過 3 線串行接口（SEN/SCLK/SDATA）訪問內部寄存器，支持增益、校正、輸出模式等精細化配置，寄存器地址 8 位 + 數據 8 位，時鐘頻率最高 20MHz。

五、應用場景與設計支持

1. 典型應用

• 高速雙路信號采集：無線通信基站的多通道接收、醫(yī)療成像設備的高速數據轉換、便攜式儀器的高精度信號采集。
• 寬帶信號處理：數字預失真（DPD）系統(tǒng)中的反饋信號采集、多載波信號解調，適配 500MHz 以上寬帶輸入場景。

2. 設計資源

• 輸入驅動：模擬輸入需差分驅動，源阻抗建議 <50Ω，高頻場景（>300MHz）推薦使用傳輸線變壓器；輸入引腳串聯 5~15Ω 電阻抑制寄生振蕩，需通過 VCM 引腳提供 1.5V 共模偏置。
• 時鐘設計：時鐘源推薦低抖動（<145fs rms 孔徑抖動），差分時鐘幅度 0.4Vpp~1.6Vpp，單端 CMOS 時鐘需通過電容耦合至 CLKP 引腳，CLKM 接地。
• 電源與去耦：模擬電源與數字電源需獨立供電，就近并聯 0.1μF 低電感電容去耦；模擬地與數字地單點共地，避免串擾影響動態(tài)性能。
• 布局要點：裸露熱焊盤需大面積接地，模擬信號路徑遠離數字電路，LVDS 輸出走線特性阻抗匹配 100Ω，CMOS 輸出走線長度控制在短距離內以減少負載電容。

六、可靠性與訂單信息

• 可靠性保障：ESD 防護等級（人體模型）2kV；絕對最大額定值：模擬電源 –0.3V3.9V，數字電源 –0.3V2.2V，引腳電壓 –0.3V~AVDD+0.3V，結溫 125°C，滿足工業(yè)環(huán)境嚴苛要求。
• 可訂購型號：提供 14 位（ADS62P49IRGCR/CT、ADS62P48IRGCR/CT）與 12 位（ADS62P29IRGCR/CT、ADS62P28IRGCR/CT）版本，供貨形式為卷盤裝（2000 片 / 大卷、250 片 / 小卷），引腳鍍層為 NIPDAU，符合 RoHS 標準。