DAC3152/DAC3162是一種低功耗、低延遲、高動態范圍的雙通道， 10位/12位引腳兼容的數字轉模擬轉換器（DAC）系列，采樣率同樣高 作為500 MSPS。

設備簡單（無需軟件）、低延遲和低功耗簡化了 復雜系統設計。這些DAC與高性能TRF370333模擬設備無縫連接 用于直接上轉換架構的正交調制器。
*附件：dac3162.pdf

兩個DAC通道的數字數據通過單一LVDS數據總線交錯傳輸，且 芯片內終止。設備的高速輸入允許寬帶處理 信號。

這些設備被表征為在整個工業溫度范圍內的工作 溫度介于–40°C至85°C之間，采用小型48針7毫米×7毫米QFN封裝。

低功耗、小體積、速度、卓越的串擾、簡潔且低延遲 DAC3152/DAC3162使它們適合多種應用。

特性

• 低功耗：270毫瓦，500 MSPS
• LVDS輸入數據總線
  • 交錯DDR數據負載
• 高直流精度：±0.25 LSB DNL（10位），
  ± 0.5 LSB INL（12位）
• 低延遲：1.5個時鐘周期
• 作簡單：無需軟件
• 差分可擴展輸出：2 mA 至 20 mA
• 片上1.2伏參考
• 1.8伏和3.3伏直流電源
• 節省空間封裝：48針7毫米×7毫米QFN接口
• 應用
  • 蜂窩基站
  • 寬帶通信
  • 醫療儀器
  • 測試與測量

參數

方框圖

DAC3152/DAC3162 是德州儀器（TI）推出的引腳兼容雙通道高速數模轉換器（DAC），分別為 10 位和 12 位分辨率，最高采樣率達 500 MSPS，具備低功耗、低延遲、高動態性能特性，無需軟件配置，適配蜂窩基站、寬帶通信、醫療儀器及測試測量設備，可無縫對接模擬正交調制器實現直接上變頻架構。

一、芯片基礎信息與核心特性

1. 基礎規格

• 型號與定位 ：文檔編號 SLAS736D，初始發布于 2010 年 11 月，2012 年 8 月修訂，DAC3152 為 10 位分辨率，DAC3162 為 12 位分辨率，二者引腳完全兼容。
• 供電與溫度 ：數字 / 時鐘電源 1.7V-1.9V（DVDD18/CLKVDD18），模擬電源 3V-3.6V（AVDD33）；工作溫度 - 40°C 至 85°C，存儲溫度 - 65°C 至 150°C。
• 封裝形式 ：48 引腳 7mm×7mm QFN 封裝（型號 RGZ），底部帶熱焊盤，結到環境熱阻 28.9°C/W，適配高密度 PCB 布局。

2. 核心性能指標

• 分辨率與精度 ：DAC3152（10 位）的 DNL±0.1 LSB、INL±0.15 LSB；DAC3162（12 位）的 DNL±0.4 LSB、INL±0.5 LSB，增益誤差均為 ±1.6% FSR，無失碼。
• 動態性能 ：500 MSPS 采樣率下，SFDR 典型值 78 dBc-79 dBc（10 MHz 輸出），IMD3 低至 62 dBc-93 dBc；噪聲譜密度（NSD）低至 - 140 dBc/Hz-155 dBc/Hz，相鄰信道泄漏比（ACLR）最高 76 dBc。
• 輸出特性 ：差分電流輸出，滿量程電流 2 mA-20 mA 可調，輸出 compliance 范圍 AVDD±0.5 V；輸出電阻 300 kΩ，輸出電容 5 pF，支持 50 Ω 負載驅動（需配合 RF 變壓器）。
• 低功耗與低延遲 ：500 MSPS 采樣率下功耗僅 270 mW-320 mW，掉電模式功耗 16 mW-25 mW；信號延遲僅 1.5 個 DAC 時鐘周期，喚醒 / 休眠時間均為 2 μs。

二、關鍵功能模塊與工作原理

1. 核心功能模塊

• 雙通道架構 ：集成兩個獨立 DAC 通道（DACA/DACB），通過單路 LVDS 總線接收交織數據（格式為 A0、B0、A1、B1…），數據在 DACCLKP/N 時鐘的上升沿和下降沿分別鎖存至兩個通道。
• 時鐘與數據接口 ：支持 LVPECL 差分時鐘輸入（AC 耦合），兼容 LVDS、TTL/CMOS 時鐘源；LVDS 數據接口內置終端匹配（85 Ω-135 Ω），數據建立 / 保持時間均為 200 ps，支持 DDR（雙沿采樣）模式。
• 模擬輸出 ：每通道提供互補電流輸出（IOUTP/IOUTN），通過 BIASJ 引腳外接電阻設定滿量程電流（公式：OUT_FS=16×V_BG/R_BIAS）；支持通過變壓器匹配 50 Ω 負載，1:1 變壓器輸出 0.5 Vpp，4:1 變壓器輸出 1 Vpp。
• 靈活控制 ：無需軟件配置，通過 SLEEPB 引腳控制休眠 / 喚醒（低電平休眠，高電平激活），內部集成 1.2 V 基準源（溫漂 ±41 ppm/°C）。

2. 工作原理

• 數字數據以交織格式通過 LVDS 總線輸入，由 DDR 時鐘（DACCLKP/N）同步鎖存至對應通道；內部基準源提供穩定參考電壓，通過電阻網絡設定輸出電流范圍；數字信號經 DAC 核心轉換為差分電流信號，外部可通過變壓器或電阻網絡轉換為電壓信號并匹配負載阻抗。

三、應用場景與設計建議

1. 典型應用

• 通信系統 ：蜂窩基站的基帶信號生成，與 TRF3703 系列正交調制器對接實現直接上變頻，適配 W-CDMA、256-QAM 等調制格式。
• 醫療儀器 ：醫療超聲等設備的模擬信號生成，滿足高帶寬、低噪聲需求。
• 測試測量 ：高速信號發生器的核心模塊，提供高保真、高頻率模擬輸出。

2. 設計注意事項

• 電源與接地 ：模擬地與數字地需共地，各電源引腳就近并聯 0.1 μF 去耦電容，AVDD33 引腳額外并聯大電容降低電源噪聲；熱焊盤必須焊接至 PCB 接地平面，確保散熱。
• 時鐘設計 ：推薦使用低抖動 LVPECL 時鐘源（AC 耦合），差分時鐘幅度≥0.2 Vpp；單端時鐘需通過電阻網絡轉換為差分信號，避免時鐘抖動影響動態性能。
• 輸出匹配 ：電流輸出需通過 RF 變壓器或電阻網絡轉換為電壓信號，匹配 50 Ω 負載；與正交調制器對接時，需通過電阻網絡匹配共模電壓（1.5 V/1.7 V/3.3 V）。
• ESD 防護 ：芯片內置 ESD 防護有限，存儲和操作時需將引腳短接或置于導電泡沫中，避免靜電損壞。

四、關鍵應用配置

1. 電源上電序列

1. 同時為 DVDD18、CLKVDD18 提供 1.8 V 電源，為所有 AVDD33 引腳提供 3.3 V 電源（可同時上電或任意順序）；
2. 提供 DAC 時鐘（DACCLKP/N）；
3. 將 SLEEPB 引腳拉低至少 25 ns 后釋放，激活芯片；
4. 輸入 LVDS 交織數據，芯片開始正常工作。

2. 負載匹配方案

• 50 Ω 負載驅動 ：使用 1:1 或 4:1 RF 變壓器，變壓器初級中心抽頭接 AVDD33，實現差分電流到單端電壓的轉換，同時匹配負載阻抗。
• 正交調制器對接 ：通過電阻網絡（R1/R2/R3）匹配 DAC 與調制器的共模電壓和阻抗，必要時在中間加入基帶濾波器抑制鏡像信號。