DAC3151、DAC3161和DAC3171 （DAC31x1） 是一系列單通道、500 MSPS 數模轉換器 （DAC）。該系列使用帶有輸入FIFO的10位、
12位或14位寬LVDS數字總線。14位DAC3171還支持DDR 7位LVDS接口模式。FIFO 輸入和輸出指針可以在多個設備之間同步，以實現精確的信號同步。DAC輸出為電流源，端接至GND，一致性范圍為–0.5 V至+1 V。DAC31x1 與 DAC31x4、雙通道、10 位、12 位和 14 位、500 MSPS 數模轉換器引腳兼容。

DAC31x1 采用 VQFN-64 封裝，額定適用于整個工業溫度范圍（–40°C 至 +85°C）。
*附件：dac3151.pdf

特性

• 單通道
• 分辨率
  • DAC3151：10 位
  • DAC3161：12 位
  • DAC3171：14 位
• 最大采樣率：500 MSPS
• 引腳兼容系列
• 輸入接口：
  • 并行LVDS輸入
  • 單或雙 DDR 數據時鐘
  • 內部先進先出
• 芯片到芯片同步
• 功耗：375 mW
• 20 MHz IF下的頻譜性能
  • 信 噪 比：
    • DAC3151：62 dBFS
    • DAC3161：72 dBFS
    • DAC3171：76 dBFS
  • SFDR：
    • DAC3151：76 dBc
    • DAC3161：77 dBc
    • DAC3171：78 dBc
• 當前采購 DAC
• 一致性范圍：–0.5 V 至 +1 V
• 封裝：64 引腳 VQFN（9 mm × 9 mm）

參數

方框圖

DAC31x1 系列是單通道高速數模轉換器（DAC）家族，涵蓋 10 位（DAC3151）、12 位（DAC3161）、14 位（DAC3171）分辨率，最高采樣率 500 MSPS，采用 LVDS 輸入接口與電流源輸出，支持多器件同步，專為無線基礎設施、雷達、軟件無線電等高頻高精度場景設計。

核心參數與性能

• 分辨率與采樣率 ：DAC3151（10 位）、DAC3161（12 位）、DAC3171（14 位）；最高采樣率 500 MSPS，支持單 / 雙 DDR 數據時鐘，內置 FIFO 緩沖時鐘域差異。
• 動態性能 ：20 MHz 中頻時，SNR 分別為 62 dBFS（DAC3151）、72 dBFS（DAC3161）、76 dBFS（DAC3171）；SFDR 均≥76 dBc，三階互調失真（IMD3）≥61 dBc，噪聲譜密度（NSD）低至 146 dBc/Hz。
• 輸入與輸出 ：LVDS 輸入接口（DAC3171 支持 14 位全寬或 7 位 DDR 模式），數據格式支持偏移二進制或二進制補碼；電流源輸出，滿量程電流 20 mA，輸出合規電壓范圍 - 0.5 V 至 + 1 V，輸出電阻 300 kΩ。
• 功耗與工作條件 ：數字 / 時鐘電源（DIGVDD18/CLKVDD18）1.71 V-1.89 V，模擬電源（VDDA18）1.71 V-1.89 V、（VDDA33）3.15 V-3.45 V，IO 電源（IOVDD）1.71 V-3.45 V；總功耗 375 mW（典型值），工作溫度 - 40°C 至 + 85°C。

封裝與引腳

• 采用 9 mm×9 mm 64 引腳 VQFN（RGC）封裝，含裸露熱焊盤（需焊接至 PCB 接地平面優化散熱）。
• 關鍵引腳包括 LVDS 數據輸入（DATA [13:0] P/N）、差分時鐘輸入（DACCLKP/CLKN、DATACLKP/CLKN）、電流輸出（IOUTAP/IOUTAN）、串行配置接口（SCLK/SDIO/SDENB/SDO）及同步控制（SYNCP/SYNCN、ALIGNP/ALIGNN）引腳。

核心功能與特性

• 靈活輸入與同步 ：支持多數據接口模式（DAC3171 可切換 14 位 / 7 位 DDR），內置可編程延遲調整時序；通過 SYNC/ALIGN 引腳實現多器件精準同步，支持 NORMAL Dual Sync、SYNC ONLY、SIF_SYNC 三種同步模式。
• 配置與監控 ：3/4 引腳 SPI 串行接口配置寄存器，支持輸入數據極性反轉、外部參考使能等功能；內置報警監控（FIFO 溢出、時鐘丟失、數據校驗錯誤等），ALARM 引腳實時反饋異常狀態。
• 低功耗與測試模式 ：支持睡眠模式與全掉電模式，睡眠時單通道功耗顯著降低；內置 IO 測試模式，可通過寄存器配置測試圖案驗證輸入數據完整性。

典型應用場景

• 無線基礎設施（功率放大器偏置、包絡跟蹤、發射機）、雷達系統、軟件無線電（SDR）、信號與波形發生器、有線電視前端設備。

設計要點

• 電源與去耦 ：模擬電源（VDDA18/VDDA33）和時鐘電源（CLKVDD18）對噪聲敏感，需獨立布線并就近配置去耦電容，數字與模擬電源避免相鄰布局。
• 輸入與時鐘設計 ：LVDS 輸入走線需阻抗匹配（85 Ω-135 Ω）、等長布線；時鐘推薦 LVPECL 差分驅動，DACCLK 與 DATACLKN 需嚴格控制抖動，高頻率場景建議使用低抖動時鐘分配芯片（如 CDCE62005）。
• 布局規范 ：輸出端匹配電阻盡量靠近引腳，提供直流接地路徑；模擬地與數字地保持完整平面，熱焊盤通過過孔連接接地平面，確保散熱。
• 同步與配置 ：多器件同步時采用 NORMAL Dual Sync 模式，通過 ALIGN 引腳復位 FIFO 讀指針；上電后需 toggles RESETB 引腳（最小 25 ns 低脈沖）初始化寄存器，再使能 TXENABLE 啟動數據輸出。

產品型號與供貨

• 在售型號包括卷盤裝（2000 片 / 卷：DAC3151IRGCR、DAC3161IRGCR、DAC3171IRGCR）與小卷盤裝（250 片 / 卷：DAC3151IRGCT、DAC3161IRGCT、DAC3171IRGCT），符合 RoHS 標準，MSL 等級 3（260°C 回流焊，168 小時濕度敏感）。