DAC3154/DAC3164是雙通道 10/12 位、引腳兼容系列，頻率為 500 MSPS 數模轉換器 （DAC）。DAC3154/DAC3164使用 10/12 位寬 LVDS 數字總線，具有 輸入 FIFO。FIFO 輸入和輸出指針可以在多個設備之間同步，以便 精確的信號同步。DAC輸出是電流源，并通過 –0.5 至 1V 的一致性范圍。DAC3154/DAC3164 與雙通道、14 位、 DAC3174 500 MSPS 數模轉換器，以及單通道 14/12-10 位 數模轉換器 DAC3171/DAC3161/DAC3151。

這些器件采用QFN-64 PowerPAD封裝 在整個工業溫度范圍（–40°C 至 85°C）內額定。
*附件：dac3154.pdf

特性

• 雙通道
• 分辨率
  • DAC3154：10 位
  • DAC3164：12 位
• 最大采樣率：500 MSPS
• 引腳兼容系列，具有DAC3174和
  DAC3151/DAC3161/DAC3171
• 輸入接口：
  • 12位/10位寬LVDS輸入
  • 內部先進先出
• 芯片到芯片同步
• 功耗：460mW
• 20 MHz IF下的頻譜性能
  • 信噪比：DAC3154 62 dBFS，DAC3164 72 dBFS
  • SFDR：DAC3154 76 dBc，DAC3164 77 dBc
• 當前采購 DAC
• 一致性范圍：–0.5V至1V
• 封裝：64引腳QFN（9x9mm）

參數

方框圖

DAC3154（10 位）與 DAC3164（12 位）是引腳兼容的雙通道高速數模轉換器（DAC）家族，最高采樣率 500 MSPS，支持 LVDS 寬總線輸入與多器件同步，具備低功耗、高 spectral 性能特性，專為多載波蜂窩基站、雷達、軟件無線電等高頻通信與測試場景設計。

核心參數與性能

• 分辨率與采樣率 ：DAC3154 為 10 位，DAC3164 為 12 位；最高采樣率 500 MSPS，支持 DDR/LVDS 輸入接口，內置 8 級 FIFO 緩沖。
• 動態性能 ：20 MHz 中頻輸入時，DAC3154 SNR 典型值 62 dBFS、SFDR 典型值 76 dBc；DAC3164 SNR 典型值 72 dBFS、SFDR 典型值 77 dBc；三階互調失真（IMD3）均≥73.5 dBc（70 MHz 輸入）。
• 輸出特性 ：電流源輸出，滿量程電流 20 mA，輸出 compliance 范圍 - 0.5 V 至 1 V；輸出電阻 300 kΩ，上升 / 下降時間 200 ps，建立時間 11 ns（0.1% 精度）。
• 功耗與工作條件 ：模擬電源（VDDA33）3.15 V-3.45 V，數字 / 時鐘電源（VDDA18/CLKVDD18/DIGVDD18）1.71 V-1.89 V；總功耗典型值 464 mW（500 MSPS），睡眠模式功耗低至 26 mW，工作溫度 - 40°C 至 85°C。

封裝與引腳

• 采用 9 mm×9 mm 64 引腳 QFN（RGC）封裝，裸露熱焊盤需連接至 PCB 接地平面優化散熱。
• 關鍵引腳包括 LVDS 數據輸入（DATA [11:0] P/N）、差分時鐘輸入（DACCLKP/N/DATACLKP/N）、電流輸出（IOUTAP/N/IOUTBP/N）、同步控制（SYNCP/N/ALIGNP/N）及 SPI 配置接口（SCLK/SDIO/SDO/SDENB）。

核心功能與特性

• 靈活輸入與同步 ：支持雙通道 DDR 模式（DATACLK 上升沿傳輸通道 A、下降沿傳輸通道 B），內置可編程輸入延遲；通過 SYNC/ALIGN 引腳實現多 DAC 精準同步，支持 NORMAL、SYNC ONLY、SIF_SYNC 三種同步模式。
• 低噪聲與校準 ：內置 1.2 V 參考源（溫漂 ±8 ppm/°C），支持外部參考輸入；提供通道獨立偏移校準（QMC_offset）與增益調整，積分非線性（INL）典型值≤±0.5 LSB。
• 報警與保護 ：具備 FIFO 指針碰撞、時鐘丟失、數據失配等報警功能，報警狀態可通過寄存器或 ALARM 引腳讀取； catastrophic 報警時自動關斷 DAC 輸出，避免錯誤信號傳播。
• 測試與低功耗 ：支持 IO 測試模式，可通過寄存器配置 8 組測試圖案；提供睡眠 / 掉電模式，單通道睡眠可降低功耗，掉電模式功耗僅 10 mW。

典型應用場景

• 多載波多模式蜂窩基站、雷達系統、信號情報設備、軟件定義無線電（SDR）、測試測量儀器、寬帶通信發射機。

設計要點

• 電源與去耦 ：多電源域需獨立供電，各電源引腳就近配置 0.1 μF 陶瓷去耦電容，VDDA33 需額外添加 10 μF bulk 電容，減少電源噪聲耦合。
• 時鐘與輸入設計 ：DACCLKP/N（DAC 核心時鐘）需 LVPECL 驅動，DATACLKP/N（數據時鐘）需 LVDS 驅動，時鐘占空比保持 40%-60%；LVDS 輸入線對需阻抗匹配（100 Ω），長度誤差≤5 mil。
• 布局規范 ：模擬地與數字地單點連接，高速 LVDS 走線遠離電源路徑；熱焊盤充分覆銅并通過過孔接地，同步控制引腳（SYNC/ALIGN）走線最短化，避免串擾。
• 配置要點 ：通過 SPI 接口配置 FIFO 偏移、輸入延遲、同步模式等參數；多器件同步時推薦使用 NORMAL 雙同步模式（SYNC 同步寫指針，ALIGN 同步讀指針），確保相位一致性。

產品型號與供貨

• 在售型號包括小卷盤裝（250 片 / 卷：DAC3154IRGCT、DAC3164IRGCT）和大卷盤裝（2000 片 / 卷：DAC3154IRGCR、DAC3164IRGCR），均符合 RoHS 標準，MSL 等級 3（260°C 回流焊，168 小時濕度敏感）。