該ADS52J90是一款低功耗、高性能、16通道模數轉換器（ADC）。在10位模式下，每個ADC的轉換速率最高可達100 MSPS。當ADC分辨率設置為較高值時，最大轉換速率會降低。

該器件可配置為接受8、16或32個輸入。在32輸入模式下，每個ADC交替采樣和轉換兩個不同的輸入，每個輸入的有效采樣率是ADC轉換速率的一半。在8位輸入模式下，兩個ADC以交錯方式轉換相同的輸入，從而產生兩倍于ADC轉換速率的有效采樣率。ADC設計為根據轉換速率擴展其功率。
*附件：ads52j90.pdf

ADC輸出經過串行化，并通過低壓差分信號（LVDS）接口以及幀時鐘和高速比特時鐘輸出

該器件在 16 輸入和 32 輸入模式下工作時還具有可選的JESD204B接口。該接口的運行速度高達 5 Gbps。

該ADS52J90采用 9 mm × 15 mm、0.8 mm 間距的 NFBGA-198 封裝，額定溫度范圍為 –40°C 至 +85°C。

特性

• 16通道ADC可配置為轉換
  8、16或32個輸入
• 10位、12位和14位分辨率模式
• 最大ADC轉換率：
  • 10位模式下為100 MSPS
  • 12位模式下為80 MSPS
  • 14位模式下為65 MSPS
• 16 個 ADC 可配置為轉換：
  • 8個輸入，采樣率為
    2倍ADC轉換速率
  • 16個輸入，采樣率為
    1倍ADC轉換率
  • 32 個輸入，采樣率為
    0.5 倍 ADC 轉換率
• LVDS輸出，具有16X、14X、12X和10X串行化功能
• 5 Gbps JESD 接口：
  • 支持 16 輸入和 32 輸入模式
  • JESD204B 0、1 和 2 子類
  • 每個 JESD 通道 2、4 或 8 個通道
• 可選數字 I-Q 解調器^(1)^
• 電源：1.2 V、1.8 V
• 2伏聚丙烯差分輸入，0.8V 共模
• 差分或單端輸入時鐘
• 信噪比 （SNR）：
  • 10位模式下為61 dBFS
  • 12位模式下為70 dBFS
  • 14位模式下為73.5 dBFS
• 100 MSPS 時的功率：41 mW/通道
• 封裝：NFBGA-198（9 mm × 15 mm）
• 無鉛（符合 RoHS 標準）和綠色

參數

ADS52J90 是德州儀器推出的多通道、低功耗、高速模數轉換器（ADC），支持 10/12/14 位可編程分辨率，具備 LVDS 和 JESD204B 雙輸出接口，核心優勢為通道靈活配置、低功耗與高信號完整性，適配多通道高速數據采集場景。

核心參數與特性

• 硬件規格 ：16 個 ADC 通道，可配置為 8/16/32 路輸入；分辨率對應最大采樣率分別為 10 位 100 MSPS、12 位 80 MSPS、14 位 65 MSPS。
• 精度性能 ：SNR 范圍 61 dBFS（10 位）~73.5 dBFS（14 位），總諧波失真（THD）低至 -76 dBc，通道間串擾 -80 dBc，支持數字偏移校正、增益調節及高通濾波（HPF）。
• 功耗與封裝 ：單通道功耗低至 20.5 mW（32 通道模式），全局掉電模式功耗僅數 mA；采用 198 引腳 NFBGA 封裝（9mm×15mm），MSL 等級 3。
• 接口與環境 ：支持 LVDS（最高 1 Gbps）和 JESD204B（最高 5 Gbps，兼容子類 0/1/2）接口，SPI 控制；工作溫度 -40°C~+85°C，HBM ESD 等級 ±1000V，CDM 等級 ±250V。

功能與工作模式

• 通道與分辨率配置 ：8 通道模式下雙 ADC 交錯采樣（采樣率翻倍），32 通道模式下單 ADC 交替采樣兩路輸入（采樣率減半），分辨率通過寄存器可編程切換。
• 輸出接口模式 ：LVDS 支持 1X/2X 數據速率與 10/12/14/16 位序列化；JESD204B 僅支持 16/32 通道模式，可配置 2/4/8 通道 / 通道，支持 8b/10b 編碼與數據加擾。
• 功耗控制 ：支持全局掉電、快速掉電（待機）及單通道獨立掉電模式，掉電時基準源與部分模塊自動關閉以降低功耗。
• 數字處理功能 ：內置數字偏移校正（手動 / 自動模式）、0~6 dB 可編程增益（0.2 dB 步進）、數字平均（提升 SNR）、可配置截止頻率的 HPF，支持低延遲模式（旁路數字處理模塊）。

應用場景

適用于超聲成像、便攜式儀器、聲納與雷達系統、高速多通道數據采集設備等對通道密度、采樣速率和功耗有嚴格要求的場景。

關鍵設計要點

• 電源要求 ：需 1.2V（DVDD_1P2）和 1.8V（AVDD_1P8/DVDD_1P8）雙電源供電，無固定上電順序，電源引腳需就近配置 0.1μF~1μF 去耦電容。
• 布局建議 ：模擬地與數字地單點連接，LVDS/JESD 信號線阻抗匹配（LVDS 100Ω、JESD 50Ω），時鐘信號遠離模擬輸入，減少串擾。
• 配置方式 ：通過 24 位 SPI 接口配置寄存器，支持分辨率、通道數、接口模式、數字處理功能等參數設置，支持寄存器讀寫與軟件復位。