該ADS58J63是一款低功耗、寬帶寬、14位、500MSPS、四通道電信 接收器設(shè)備。該ADS58J63支持數(shù)據(jù)速率高達 10 Gbps 的JESD204B串行接口 每個通道一個通道。緩沖模擬輸入在很寬的范圍內(nèi)提供均勻的輸入阻抗 頻率范圍，并最大限度地減少采樣保持毛刺能量。該ADS58J63提供了出色的 在大輸入頻率范圍內(nèi)以極低的功耗實現(xiàn)無雜散動態(tài)范圍 （SFDR） 消費。數(shù)字信號處理模塊包括復(fù)雜的混頻器，然后是低通混頻器 具有 decimate-by-2 和 -4 選項的濾波器，支持高達 200 MHz 的接收帶寬。The ADS58J63 還支持突發(fā)模式下的 14 位、500 MSPS 輸出，使該器件適用于 DPD 觀察接收器。

JESD204B接口減少了接口線的數(shù)量，從而允許高系統(tǒng) 集成密度。內(nèi)部鎖相環(huán) （PLL） 將輸入的模數(shù)倍增 轉(zhuǎn)換器 （ADC） 采樣時鐘，用于派生位時鐘，用于序列化 14 位數(shù)據(jù) 從每個頻道。
*附件：ads58j63.pdf

特性

• 四通道
• 14 位分辨率
• 最大時鐘速率：500 MSPS
• 輸入帶寬 （3 dB）：900 MHz
• 片上抖動
• 具有高阻抗輸入的模擬輸入緩沖器
• 輸出選項：
  • Rx：帶低
    通濾波器的 Decimate-by-2 和 -4 選項
  • 支持 200 MHz 復(fù)雜帶寬或 100 MHz
    實際帶寬
  • DPD FB：具有 14 位輸出的突發(fā)模式
• 1.9伏聚丙烯差分滿量程輸入
• JESD204B接口：
  • 子類 1 支持
  • 每個 ADC 1 通道，高達 10 Gbps
  • 用于一對通道的專用 SYNC 引腳
• 支持多芯片同步
• 72引腳VQFN封裝（10 mm×10 mm）
• 主要規(guī)格：
  • 功耗：675 mW/ch
  • 光譜性能（未抽取）
    • f 在 = 190 MHz IF，–1 dBFS：
      • 信噪比：70.4 dBFS
      • NSD：–154.4 dBFS/Hz
      • SFDR：86 dBc（HD2、HD3）、
        95 dBFS（非 HD2、HD3）
    • f 在 = 370 MHz IF，–3 dBFS：
      • 信噪比：68.5 dBFS
      • NSD：–152.5 dBFS/Hz
      • SFDR：81 dBc（HD2、HD3）、
        86 dBFS（非 HD2、HD3）

參數(shù)

方框圖

ADS58J63 是德州儀器推出的低功耗、寬帶寬 14 位 500-MSPS 四通道電信接收器芯片，主打電信基礎(chǔ)設(shè)施接收應(yīng)用，核心優(yōu)勢為高動態(tài)范圍、多模式適配和緊湊封裝。

核心參數(shù)與特性

• 硬件規(guī)格 ：14 位分辨率，最高 500 MSPS 采樣率，900 MHz 模擬輸入帶寬，1.9 VPP 差分滿量程輸入。
• 通道與接口 ：四通道設(shè)計，支持 JESD204B 串行接口（單通道 1 lane，最高 10 Gbps），子類 1 兼容，支持多芯片同步。
• 功耗與封裝 ：每通道功耗 675 mW，總功耗約 2.67-2.68 W，采用 72 引腳 VQFN 封裝（10mm×10mm）。
• 關(guān)鍵性能 ：190 MHz 輸入時 SNR 達 70.4 dBFS、SFDR 86 dBc（HD2/HD3）；370 MHz 輸入時 SNR 68.5 dBFS、SFDR 81 dBc，近通道串擾最低 85 dBFS。

功能與工作模式

• 數(shù)字處理 ：支持 2 倍 / 4 倍抽取低通濾波，200 MHz 復(fù)帶寬或 100 MHz 實帶寬適配，內(nèi)置交織校正和數(shù)字混頻器。
• 工作模式 ：8 種操作模式，涵蓋抽取模式（0/2/4/5/6/7）和突發(fā)模式（8），支持 IQ 或?qū)?a target="_blank">信號輸出，突發(fā)模式可切換 14 位（高分辨率）與 9 位（低分辨率）輸出。
• 特色功能 ：片內(nèi)抖動、高阻抗模擬輸入緩沖、快速過范圍指示（FOVR）、靈活斷電模式（全局 / 通道級 / 緩沖級）。

應(yīng)用場景

適用于多載波 GSM / 多模蜂窩基礎(chǔ)設(shè)施基站、電信接收器、電信 DPD 觀測接收器等寬帶接收場景，尤其適配對動態(tài)范圍和帶寬要求較高的通信系統(tǒng)。

關(guān)鍵設(shè)計要點

• 電源要求 ：需 AVDD3V（2.85-3.6V）、AVDD/DVDD（1.8-2V）、IOVDD（1.1-1.2V）供電，無固定上電順序。
• 布局建議 ：模擬輸入與數(shù)字輸出分離布線，電源引腳就近配置去耦電容，熱焊盤需焊接至 PCB 以保證散熱。
• 配置方式 ：通過 SPI 接口（24 位操作，支持分頁訪問）配置寄存器，支持單獨或廣播配置通道參數(shù)。