ADC3561、ADC3562、ADC3563 （ADC356x） 系列器件是一款低噪聲、超低功耗、16 位、10 MSPS 至 65 MSPS 的高速模數(shù)轉(zhuǎn)換器 （ADC）。這些器件專(zhuān)為低功耗而設(shè)計(jì)，可提供–158 dBFS/Hz的噪聲頻譜密度，并結(jié)合出色的線性度和動(dòng)態(tài)范圍。ADC356x 提供良好的直流精度和 IF 采樣支持，使該器件適用于廣泛的應(yīng)用。高速控制環(huán)路受益于僅一個(gè)時(shí)鐘周期的短延遲。ADC在65 MSPS時(shí)僅消耗122 mW，功耗在較低采樣率下也能很好地?cái)U(kuò)展。
*附件：adc3561.pdf

ADC356x 使用串行 LVDS （SLVDS） 接口輸出數(shù)據(jù)，從而最大限度地減少數(shù)字互連的數(shù)量。該設(shè)備支持雙通道、單通道和半通道選項(xiàng)。ADC356x 和 ADC358x 是一個(gè)引腳兼容系列，具有 16 位和 18 位分辨率以及不同的速度等級(jí)。這些器件采用 40 引腳 QFN 封裝 （5 x 5 mm），支持 -40 至 +105?C 的擴(kuò)展工業(yè)溫度范圍。

特性

• 16位10MSPS至65MSPS ADC
• 本底噪聲：–158 dBFS/Hz
• 低功耗：77 mW （10 MSPS） 至 122 mW （65 MSPS）
• 延遲：1個(gè)時(shí)鐘周期（1線SLVDS）
• 指定的 16 位，無(wú)缺失碼
• INL：± 3 LSB;DNL：± 0.7 LSB
• 參考：外部或內(nèi)部
• 輸入帶寬：900 MHz （3 dB）
• 工業(yè)溫度范圍：–40°C 至 +105°C
• 片內(nèi)雙頻數(shù)字濾波器（可選）
  • 抽取 2、4、8、16、32
  • 32 位 NCO
• 串行LVDS數(shù)字接口（2線、1線和1/2線）
• 小尺寸：40-WQFN（5 mm × 5 mm）封裝
• 光譜性能（f 在 = 10 MHz）：
  • 信噪比：81.9 dBFS
  • SFDR：95dBc HD2、HD3
  • SFDR：100-dBFS 最差雜散

參數(shù)

方框圖

一、產(chǎn)品概述

ADC3561、ADC3562、ADC3563（統(tǒng)稱 ADC356x）是德州儀器推出的 16 位高速模數(shù)轉(zhuǎn)換器（ADC）系列，采樣速率覆蓋 10-MSPS（ADC3561）、25-MSPS（ADC3562）、65-MSPS（ADC3563），采用 40 引腳 WQFN（5mm×5mm）封裝，支持 - 40°C 至 + 105°C 工業(yè)溫度范圍，兼具低噪聲（噪聲基底 - 158 dBFS/Hz）、低功耗（10-MSPS 時(shí) 77mW 至 65-MSPS 時(shí) 122mW）特性，適用于高速數(shù)據(jù)采集、軟件定義無(wú)線電、頻譜分析儀等多領(lǐng)域。

二、核心性能參數(shù)

1. 精度與線性度

• 分辨率 ：均為 16 位，無(wú)缺失碼。
• 線性誤差 ：積分非線性（INL）±3 LSB，微分非線性（DNL）±0.7 LSB，確保信號(hào)轉(zhuǎn)換的準(zhǔn)確性。
• 直流精度 ：偏移誤差（VOS_ERR）最大 ±135 LSB，增益誤差（GAINERR）因參考源不同有差異，如 ADC3561 外接 1.6V 參考時(shí)典型值 0.43% FSR，內(nèi)置參考時(shí) - 1.15% FSR。

2. 動(dòng)態(tài)性能（輸入頻率 10MHz 時(shí)）

• 信噪比（SNR） ：81.9 dBFS，保障信號(hào)純凈度。
• 無(wú)雜散動(dòng)態(tài)范圍（SFDR） ：95-dBc（二次、三次諧波），100-dBFS（最差雜散），減少信號(hào)干擾。
• 總諧波失真（THD） ：ADC3563 在 1.1MHz 輸入時(shí)典型值 81 dBc，體現(xiàn)低失真特性。

3. 功耗與速度

• 功耗 ：隨采樣速率降低而減少，ADC3561（10-MSPS）77mW，ADC3563（65-MSPS）122mW。
• 延遲 ：1 線 SLVDS 接口僅 1 個(gè)時(shí)鐘周期，適用于高速控制環(huán)路。
• 輸入帶寬 ：3dB 帶寬 900MHz，支持中頻采樣。

三、硬件設(shè)計(jì)關(guān)鍵信息

1. 引腳功能與配置

• 模擬輸入 ：AINP（正）、AINM（負(fù)）為差分輸入，共模電壓（VCM）0.95V，輸入阻抗 8kΩ（100kHz 時(shí)）、電容 7pF（100kHz 時(shí)），滿量程輸入 3.2Vpp（差分）。
• 電源引腳 ：AVDD（模擬 1.8V，引腳 5、15、36）、IOVDD（數(shù)字接口 1.8V，引腳 21、30），需獨(dú)立供電以避免數(shù)字噪聲耦合。
• 控制引腳 ：PDN/SYNC（電源 - down / 同步，高有效，內(nèi)置 21kΩ 下拉）、RESET（硬件復(fù)位，高有效，內(nèi)置 21kΩ 下拉），SEN（串行接口使能，低有效，內(nèi)置 21kΩ 上拉至 AVDD）。

2. 參考電壓選項(xiàng)

提供三種參考源模式，可通過(guò) REFBUF 引腳或 SPI 配置：

• 外接 1.6V 參考 ：直接接入 VREF 引腳，需搭配 10μF 和 0.1μF 旁路電容。
• 外接 1.2V 參考 ：接入 REFBUF 引腳，通過(guò)內(nèi)部增益緩沖生成 1.6V 參考，負(fù)載電流 < 100μA。
• 內(nèi)置參考 ：生成 1.6V 參考，輸出阻抗 8Ω，額外消耗 1mA 模擬電流。

3. 時(shí)鐘與接口

• 時(shí)鐘輸入 ：支持差分（CLKP/M）和單端輸入，差分輸入時(shí)建議低抖動(dòng)、高擺率時(shí)鐘；單端輸入需配置 SPI（寄存器 0x0E），中心電壓 0.9V。
• 數(shù)字接口 ：串行 LVDS（SLVDS），支持 2 線、1 線、1/2 線模式，如 1 線模式下 ADC3563（65-MSPS）數(shù)據(jù)速率 1000Mbps，減少數(shù)字互連數(shù)量。

四、功能模塊特性

1. 數(shù)字下變頻器（DDC）

• 抽取功能 ：支持 2、4、8、16、32 倍抽取，可選擇實(shí)抽取（低通濾波，無(wú)混頻）或復(fù)抽取（含 32 位數(shù)控振蕩器 NCO，頻率可調(diào)范圍 - FS/2 至 FS/2）。
• 雙頻段模式 ：通過(guò)內(nèi)部多路復(fù)用器，可連接兩個(gè) DDC，實(shí)現(xiàn)獨(dú)立 NCO 頻率調(diào)諧，輸出至 DB0/1 接口。

2. 輸出格式化與測(cè)試

• 輸出分辨率 ：可通過(guò)位映射器調(diào)整為 14、16、18、20 位，14 位時(shí)截?cái)?2 個(gè)最低位。
• 測(cè)試模式 ：支持斜坡（RAMP）、自定義固定模式，便于電路調(diào)試，如 16 位輸出時(shí)斜坡步長(zhǎng)配置為 00100。

3. 電源管理

• 全局?jǐn)嚯?/strong> ：通過(guò) PDN/SYNC 引腳或 SPI（寄存器 0x08）觸發(fā)，斷電模式下功耗最低 5mW（內(nèi)置參考）。
• 部分?jǐn)嚯?/strong> ：可單獨(dú)關(guān)閉時(shí)鐘緩沖、參考放大器等模塊，平衡功耗與喚醒時(shí)間。

五、軟件配置與寄存器

1. SPI 接口控制

• 通信方式 ：SEN（使能）、SCLK（時(shí)鐘）、SDIO（數(shù)據(jù) I/O）組成串行接口，時(shí)鐘頻率最高 20MHz，支持 24 位數(shù)據(jù)讀寫(xiě)（16 位地址 + 8 位數(shù)據(jù)）。
• 關(guān)鍵寄存器 ：
  • 0x07：配置輸出接口映射，如 16 位 1 線 SLVDS 對(duì)應(yīng) 0x6C。
  • 0x25：設(shè)置抽取模式，如復(fù)抽取 8 倍對(duì)應(yīng) 0x30。
  • 0x2A-0x2D、0x31-0x34：32 位 NCO 頻率配置，公式為 NCO 值 = f_NCO × 232 / F_S（F_S 為采樣速率）。

2. 初始化流程

1. 上電后，AVDD、IOVDD 穩(wěn)定，等待 2ms 使內(nèi)部帶隙參考穩(wěn)定。
2. 配置 REFBUF 引腳，施加采樣時(shí)鐘，觸發(fā) RESET 引腳（脈沖寬度≥1μs）。
3. 等待約 200,000 個(gè)時(shí)鐘周期，完成內(nèi)部校準(zhǔn)，再通過(guò) SPI 配置寄存器。

六、應(yīng)用設(shè)計(jì)建議

1. 電源設(shè)計(jì)

• 供電架構(gòu) ：推薦 “開(kāi)關(guān)電源 + LDO” 組合，如 TPS62821（開(kāi)關(guān)）+TPS7A4701（LDO），或單獨(dú)開(kāi)關(guān)電源（需設(shè)計(jì)紋波濾波， notch 頻率匹配開(kāi)關(guān)頻率），AVDD、IOVDD 需分開(kāi)布線，避免噪聲干擾。
• 旁路電容 ：VREF、REFBUF 引腳旁需就近放置 10μF 和 0.1μF 陶瓷電容，減少參考電壓波動(dòng)。

2. 布局 guidelines

• 模擬信號(hào) ：AINP/AINM、時(shí)鐘線（CLKP/M）采用 100Ω 差分布線，長(zhǎng)度匹配，避免過(guò)孔，減少阻抗不連續(xù)。
• 數(shù)字信號(hào) ：SLVDS 輸出（DA0/1、DB0/1）采用緊密耦合 100Ω 差分線，與模擬區(qū)域隔離。
• 接地 ：采用 “信號(hào) - 地 - 電源” 疊層，模擬地、數(shù)字地分開(kāi)，通過(guò)單點(diǎn)連接，降低接地噪聲。

3. 典型應(yīng)用電路

以頻譜分析儀為例，前端采用 THS4541 全差分放大器（支持 DC-70MHz），搭配 33Ω、10Ω 電阻與 180nH 電感組成采樣干擾濾波器，ADC 配置內(nèi)置參考（REFBUF 引腳接 0.6V），通過(guò) SPI 設(shè)置復(fù)抽取模式，數(shù)據(jù)經(jīng) SLVDS 接口傳輸至 FPGA 處理。