前言

物理層是 IO-Link 通信的 “硬件底座”，它直接決定了系統(tǒng)的可靠性、抗干擾能力和部署靈活性。打個比方，就像蓋房子，物理層就是地基和骨架，地基不穩(wěn)、骨架不牢，房子肯定住著不踏實。本期我們就來重點分析一下IO-Link的物理層，讓你看懂 IO-Link 的電纜、連接器和信號傳輸背后的 “硬核規(guī)則”。

1物理層概覽

IO-Link的三線連接系統(tǒng)是基于IEC 60947-5-2 標(biāo)準(zhǔn)。三根導(dǎo)線的用途如下。

·L+：用于 24V 電源供電

·L-：用于地線（GND）

·C/Q：用于開關(guān)信號（Q）或 SDCI 通信（C）

其實目前我們見到最多的是4線或者5線的接口，如之前我們解讀的規(guī)范，除了通用的3線分別作為電源和通信，另外1-2根線可以擴展為電源或者信號，增加產(chǎn)品的靈活度。

IO-Link系統(tǒng)本質(zhì)上是一個點到點的通信系統(tǒng)，拓撲圖如上圖所示，有點類似于交換機的星形連接，但和交換機的本質(zhì)不同的時，一般來講，兩個Device之間并不直接交互數(shù)據(jù)，只有Device和Master之間交互數(shù)據(jù)。

即使可以做到兩個Device之間交互數(shù)據(jù)，也是Master把數(shù)據(jù)終結(jié)后，進行相關(guān)運算，再與另外一個Device交互；因為Device并沒有地址的概念，因此它沒有尋址操作，它只能無腦的把數(shù)據(jù)傳給Master而已！

2三類模式狀態(tài)

物理層規(guī)定了3種模式狀態(tài)：

①非活動模式（Inactive）

②“開關(guān)信號”模式（Switching Signal，DI/DO，即SIO模式）

③“編碼開關(guān)”模式（Coded Switching，COMx，即 SDCI 通信模式）

三種模式的切換由協(xié)議棧的物理層的PL_SetMode來執(zhí)行

如果端口處于非活動模式，則 C/Q 線應(yīng)處于高阻狀態(tài)（即懸空）。

在 SIO模式下（標(biāo)準(zhǔn)輸入輸出模式），端口可以作為普通輸入或輸出接口使用，遵循IEC 61131-2的定義規(guī)定。此時 SDCI 的通信層被繞，信號直接由主站應(yīng)用層處理。

在SDCI模式下，主站通過PL_WakeUp.req 生成一個特殊的信號模式（電流脈沖），連接在該端口上的支持 SDCI 的從站設(shè)備可以檢測到這個信號，從而進入SDCI模式。

以上三種模式是針對主站來講的，而從站是沒有Inactive狀態(tài)的，默認(rèn)情況下，從站在上電后，就工作在SIO模式，等待主站的喚醒信號，對于主站，其就是一個標(biāo)準(zhǔn)的SIO設(shè)備；從站在進入SDCI后，可以接收主站的fallback命令，從而返回到SIO模式。

3關(guān)于信號傳輸

IO-Link本質(zhì)是把MCU的3.3V的串口信號通過升壓到24V，在一根線上傳輸?shù)姆绞剑涓鶕?jù)電壓的大小來表示0或者1；通過一系列的0或者1，構(gòu)成一個報文，再通過一系列的報文構(gòu)成一組信息，從而傳遞傳感器的數(shù)值。

下圖是在邏輯分析儀抓到的報文：

邏輯分析儀可以根據(jù)你設(shè)定的0或者1的高低電平邏輯自動解析好了數(shù)據(jù)，這是進行IO-Link產(chǎn)品開發(fā)最方便的工具，它可以清晰的解讀每個Bit的高低電平，以及按照什么協(xié)議解析出具體的數(shù)值，方便進行問題定位。

如果邏輯分析儀未能正確解讀出數(shù)據(jù)，或者懷疑電壓的問題，可以用示波器來具體查看電壓幅值是否滿足協(xié)議規(guī)范，一般采用市場上知名品牌(如ST的PHY 6362、瑞薩的4503、TI的111/112等）一般不會出現(xiàn)電壓的問題。

通過示波器無法直接查看具體的報文數(shù)值，但能清晰的查看出電壓從0升高的24V所需要的時間，以及電源的紋波是否符合標(biāo)準(zhǔn)，上圖可以看到瞬間電壓可以到29.2 V左右。

01 邏輯1和0的高低電平規(guī)定

結(jié)合上表，我們知道邏輯1（H）就是高于10.5V~13V，那低于10.5V就一定是邏輯0嗎？不一定。我們看一下邏輯0（L)的定義，它是低于8~11.5V這個電平，為啥有個區(qū)間，就是看硬件的具體實現(xiàn)來確定。

另外我們發(fā)現(xiàn)，其實在H和L之間還有一片空白區(qū)域，甚至VTHH最小值小于VTHL的最大值，這樣的設(shè)計是防止電平的抖動，即有遲滯的概念在里面。當(dāng)電壓在8~10.5V時，具體的邏輯H還是邏輯L，要看其之前的邏輯是什么，也就是它是一個不確定區(qū)域。

02硬件參數(shù)對比

那么當(dāng)我們拿到每家的PHY芯片，可以對他們的電氣參數(shù)進行比較，如ST 的L6362：

它的遲滯是2V左右，它低于8.5V肯定0，高于12.5V肯定1，典型值為11.75以上為H，9.75V以下為L，之間為遲滯區(qū)域。

我們再看一下瑞薩的CCE4503，也是標(biāo)準(zhǔn)的2V遲滯。

結(jié)語

本期先介紹到這里，通過這篇文章，相信各位童鞋對于IO-Link的物理層概覽已經(jīng)有了基礎(chǔ)的認(rèn)知。那么，下一期我們將繼續(xù)深入，看看IO-Link物理層究竟做了哪些規(guī)范要求！