該CDCVF25084是一款高性能、低偏斜、低抖動、鎖相環時鐘乘法器。它使用 PLL 在頻率和相位上將輸出時鐘精確對齊輸入時鐘信號，包括 4 的乘法因子。該CDCVF25084在 3.3 V 的標稱電源電壓下工作。該器件還在輸出驅動器中集成了串聯阻尼電阻器，使其成為驅動點對點負載的理想選擇。

兩組4個輸出，每個輸出組提供CLKIN x 4的低偏斜、低抖動拷貝。所有輸出都以相同的頻率工作。輸出占空比調整為 50%，與 CLKIN 的占空比無關。當沒有輸入信號施加到 CLKIN 并且輸出進入低電平狀態時，器件會自動進入掉電模式。與許多包含 PLL 的產品不同，CDCVF25084不需要外部 RC 網絡。片內包含PLL的環路濾波器，可最大限度地減少元件數量、空間和成本。
*附件：cdcvf25084.pdf

由于它基于PLL電路，因此CDCVF25084需要穩定時間才能實現反饋信號與基準信號的鎖相。在CLKIN上電和施加固定頻率信號以及對PLL基準電壓源進行任何后續更改后，需要進行這種穩定。

該CDCVF25084的工作溫度范圍為 –40°C 至 85°C。

特性

• 基于鎖相環的四乘法器
• 輸入頻率范圍：2.5 MHz至45 MHz
• 輸出頻率范圍：10 MHz 至 180 MHz
• 兼容 LVCMOS/LVTT I/O
• 低抖動（周期周期）：在75 MHz至180 MHz范圍內±120 ps
• 將一個時鐘輸入分配給兩個四路輸出的組
• 自動頻率檢測以禁用設備（掉電模式）
• 采用3.3V單電源供電
• 工業溫度范圍 –40°C 至 85°C
• 片上25-串聯阻尼電阻
• 無需外部 RC 網絡
• 擴頻時鐘兼容 （SSC）
• 采用16引腳TSSOP封裝

參數

?1. 核心特性?

• ?PLL架構?：基于鎖相環的4倍時鐘乘法器，輸入頻率2.5 MHz至45 MHz，輸出頻率10 MHz至180 MHz。
• ?零延遲同步?：通過反饋引腳（FBIN）實現輸入與輸出時鐘的相位對齊，典型相位偏移±100 ps（75-180 MHz）。
• ?低功耗設計?：單電源3.3V供電，動態電流80 mA（全負載），支持自動斷電模式（無輸入信號時關閉輸出）。
• ?集成優化?：內置25Ω串聯阻尼電阻，無需外部RC網絡，減少元件數量和PCB面積。

?2. 功能細節?

• ?雙輸出組?：
  • 兩組4路輸出（1Y0-1Y3、2Y0-2Y3），每路均帶低抖動（±120 ps）和低偏移（150 ps內）。
  • 輸出占空比固定為50%，與輸入占空比無關。
• ?工作模式控制?：
  • 通過S1/S2引腳選擇PLL旁路、單組激活或全輸出模式（見功能表）。
  • 輸入頻率<2 MHz時強制輸出低電平。

?3. 電氣參數?

• ?關鍵指標?：
  • ?抖動性能?：周期抖動140 ps（180 MHz）、RMS相位抖動26 ps。
  • ?鎖定時長?：典型2 μs（100 MHz輸出）。
  • ?電源范圍?：3V至3.6V，工業級溫度范圍（-40°C至85°C）。
• ?絕對極限?：
  • 輸入/輸出電壓范圍：-0.5V至VDD+0.5V，最大結溫150°C。

?4. 封裝與選型?

• ?封裝選項?：16引腳TSSOP（PW），尺寸6.5×4.4 mm，支持卷帶（2000片/卷）或管裝（90片/管）。
• ?型號后綴?：
  • PW（標準）、PWR（卷帶）、PWRG4（綠色封裝），均符合RoHS標準。

?5. 應用場景?

• ?典型用途?：
  • 通信設備時鐘分配、FPGA/處理器多時鐘域同步。
  • 支持擴頻時鐘（SSC），適用于EMI敏感場景。

?6. 設計支持?

• ?測試數據?：包含相位偏移vs負載電容（圖5）、電流vs頻率曲線（圖9）等實測圖表。
• ?布局建議?：強調FBIN需直接連接至任一輸出引腳以閉合反饋環路。