LMK0482x 系列是業(yè)界性能最高的時(shí)鐘調(diào)節(jié)器，支持 JEDEC JESD204B。

PLL2 的 14 個(gè)時(shí)鐘輸出可配置為使用器件和 SYSREF 時(shí)鐘驅(qū)動(dòng) 7 個(gè) JESD204B 轉(zhuǎn)換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于JESD204B應(yīng)用，14 個(gè)輸出中的每一個(gè)都可以單獨(dú)配置為傳統(tǒng)時(shí)鐘系統(tǒng)的高性能輸出。

LMK0482x 系列具有高性能，加上在功率或性能之間權(quán)衡的能力、雙 VCO、動(dòng)態(tài)數(shù)字延遲、保持和無(wú)毛刺模擬延遲等功能，是提供靈活的高性能時(shí)鐘樹(shù)的理想選擇。
*附件：lmk04821.pdf

特性

• JEDEC JESD204B支持
• 超低 RMS 抖動(dòng)
  • 88 fs RMS 抖動(dòng)（12 kHz 至 20 MHz）
  • 91 fs RMS 抖動(dòng)（100 Hz 至 20 MHz）
  • 245.76 MHz時(shí)–162.5 dBc/Hz本底噪聲
• PLL2 提供多達(dá) 14 個(gè)差分器件時(shí)鐘
  • 多達(dá) 7 個(gè) SYSREF 時(shí)鐘
  • 最大時(shí)鐘輸出頻率 3.1 GHz
  • 來(lái)自 PLL2 的 LVPECL、LVDS、HSDS、LCPECL 可編程輸出
• PLL1 多達(dá) 1 個(gè)緩沖 VCXO/晶體輸出
  • LVPECL、LVDS、2xLVCMOS 可編程
• 雙環(huán)路PLLatinum? PLL架構(gòu)
• PLL1
  • 多達(dá) 3 個(gè)冗余輸入時(shí)鐘
    • 自動(dòng)和手動(dòng)切換模式
    • 無(wú)中斷開(kāi)關(guān)和LOS
  • 集成低噪聲晶體振蕩器電路
  • 輸入時(shí)鐘丟失時(shí)的保持模式
• PLL2
  • 歸一化 [1 Hz] PLL 本底噪聲為
    –227 dBc/Hz
  • 相位檢測(cè)器速率高達(dá) 155 MHz
  • OSCin 倍頻器
  • 兩個(gè)集成低噪聲VCO
• 50% 占空比輸出分頻，1 至 32
  （偶數(shù)和奇數(shù)）
• 精密數(shù)字延遲，動(dòng)態(tài)可調(diào)
• 25 ps 步進(jìn)模擬延遲
• 多模：雙 PLL、單 PLL 和時(shí)鐘分配
• 工業(yè)溫度范圍：–40 至 85°C
• 支持 105°C PCB 溫度（在導(dǎo)熱墊處測(cè)量）
• 3.15V 至 3.45V 工作電壓
• 封裝：64引腳QFN（9.0 mm × 9.0 mm × 0.8 mm）

參數(shù)

?1. 產(chǎn)品概述?
LMK04821/LMK04826/LMK04828是德州儀器（TI）推出的高性能雙鎖相環(huán)（PLL）時(shí)鐘調(diào)節(jié)器，專(zhuān)為無(wú)線基礎(chǔ)設(shè)施、數(shù)據(jù)轉(zhuǎn)換器時(shí)鐘、醫(yī)療/軍事/航空航天等應(yīng)用設(shè)計(jì)。核心特性包括：

• ?超低抖動(dòng)性能?：RMS抖動(dòng)低至88 fs（12 kHz–20 MHz帶寬）。
• ?JESD204B支持?：提供14路可配置差分時(shí)鐘輸出（7組設(shè)備時(shí)鐘+7組SYSREF時(shí)鐘），支持多通道同步。
• ?雙PLL架構(gòu)?：
  • ?PLL1?：支持3路冗余參考輸入，集成VCXO/晶體振蕩器電路，具備自動(dòng)/手動(dòng)切換和保持模式（Holdover）。
  • ?PLL2?：集成雙VCO（頻率范圍1.84–3.08 GHz），支持動(dòng)態(tài)數(shù)字延遲和模擬延遲調(diào)整。
• ?靈活輸出配置?：支持LVDS、LVPECL、HSDS、LCPECL等多種格式，最高輸出頻率3.1 GHz。

?2. 關(guān)鍵特性?

• ?低噪聲設(shè)計(jì)?：噪聲底低至-162.5 dBc/Hz（245.76 MHz）。
• ?高集成度?：內(nèi)置可編程環(huán)路濾波器、數(shù)字延遲模塊（25 ps步進(jìn)）及頻率保持功能。
• ?工作條件?：3.15–3.45 V供電，工業(yè)級(jí)溫度范圍（-40°C至85°C）。

?3. 應(yīng)用場(chǎng)景?

• ?無(wú)線通信?：基站時(shí)鐘同步。
• ?高速數(shù)據(jù)轉(zhuǎn)換?：JESD204B接口ADC/DAC的時(shí)鐘分配。
• ?測(cè)試測(cè)量?：高精度儀器時(shí)鐘生成。

?4. 文檔結(jié)構(gòu)?

• ?電氣特性?：詳細(xì)列出各模塊參數(shù)（如VCO調(diào)諧范圍、相位噪聲、功耗等）。
• ?功能描述?：包括PLL工作原理、時(shí)鐘分配路徑及零延遲模式配置。
• ?寄存器配置?：提供SPI編程指南及典型應(yīng)用寄存器設(shè)置示例。

?5. 設(shè)計(jì)支持?

• ?工具推薦?：PLLatinum Sim用于環(huán)路濾波器設(shè)計(jì)，TICS Pro生成寄存器配置。
• ?布局建議?：強(qiáng)調(diào)電源去耦、信號(hào)隔離以?xún)?yōu)化噪聲性能。

?注?：具體型號(hào)差異（如LMK04821的VCO1分頻器）需參考設(shè)備選型表。