LMK04832-SEP 是一款高性能時鐘調節器，支持 JEDEC JESD204B/C，適用于太空應用。

PLL2的14個時鐘輸出可配置為使用器件和SYSREF時鐘驅動7個JESD204B/C轉換器或其他邏輯器件。SYSREF 可以使用直流和交流耦合提供。不僅限于 JESD204B/C 應用，14 個輸出中的每一個都可以單獨配置為傳統時鐘系統的高性能輸出。
*附件：lmk04832-sep.pdf

該器件可配置為在雙PLL、單PLL或時鐘分配模式下工作，有或沒有SYSREF生成或重新時鐘。PLL2 可以與內部或外部 VCO 一起工作。

高性能與在功耗和性能之間權衡的能力、雙 VCO、動態數字延遲和保持等功能相結合，可以提供靈活的高性能時鐘樹。

特性

• 視頻#：V62/22612
  • 總電離劑量 30 krad（不含 ELDRS）
  • SEL 免疫 >43 MeV × cm ^2^ /毫克
  • SEFI 免疫 >43 MeV × cm ^2^ /毫克
• 環境溫度范圍：–55°C 至 125°C
• 最大時鐘輸出頻率：3255 MHz
• 多模：雙 PLL、單 PLL 和時鐘分配
• 6 GHz 外部 VCO 或分配輸入
• 超低噪聲，2500 MHz：
  • 54 fs RMS 抖動（12 kHz 至 20 MHz）
  • 64 fs RMS 抖動（100 Hz 至 20 MHz）
  • –157.6 dBc/Hz 本底噪聲
• 超低噪聲，3200 MHz：
  • 61 fs RMS 抖動（12 kHz 至 20 MHz）
  • 67 fs RMS 抖動（100 Hz 至 100 MHz）
  • –156.5 dBc/Hz 本底噪聲
• PLL2
  • PLL FOM 為 –230 dBc/Hz
  • PLL 1/f 為 –128 dBc/Hz
  • 相位檢測器速率高達 320 MHz
  • 兩個集成VCO：2440至2600 MHz和2945至3255 MHz
• 多達 14 個差分器件時鐘
  • CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 可編程輸出
• 多達 1 個緩沖 VCXO/XO 輸出
  • LVPECL、LVDS、2xLVCMOS 可編程
• 1-1023 CLKOUT分頻器
• 1-8191 SYSREF 分頻器
• SYSREF時鐘的25 ps步進模擬延遲
• 器件時鐘和 SYSREF 的數字延遲和動態數字延遲
• PLL1 的保持模式
• PLL1 或 PLL2 的 0 延遲
• 高可靠性
  • 受控基線
  • 一個裝配/測試站點
  • 一個制造現場
  • 延長產品生命周期
  • 擴展產品變更通知
  • 產品可追溯性

參數

方框圖

?1. 產品概述?
LMK04832-SEP 是德州儀器（TI）推出的太空級超低噪聲雙環路時鐘抖動清除器，專為JESD204B/C接口設計，適用于高可靠性航天應用。

• ?型號標識?：VID# V62/22612
• ?關鍵認證?：總電離劑量30 krad（無ELDRS效應）、單粒子鎖定免疫（>43 MeV·cm2/mg）、單粒子功能中斷免疫（>43 MeV·cm2/mg）
• ?工作溫度?：-55°C至125°C

?2. 核心特性?

• ?時鐘性能?
  • 最高輸出頻率：3255 MHz
  • 超低抖動（2500 MHz時）：
    • 54-fs RMS（12 kHz–20 MHz）
    • 64-fs RMS（100 Hz–20 MHz）
  • 噪聲基底：-157.6 dBc/Hz（2500 MHz）
• ?雙PLL架構?
  • PLL2支持內部/外部VCO，相位檢測速率達320 MHz
  • 集成雙VCO（2440–2600 MHz和2945–3255 MHz）
• ?輸出配置?
  • 14路可編程差分輸出（支持CML/LVPECL/LVDS等）
  • 1路緩沖VCXO/XO輸出

?3. 功能模式?

• 支持雙PLL、單PLL或純時鐘分配模式
• 動態數字延遲調整（25 ps步進）
• 保持模式（Holdover）與PLL1協同工作

?4. 應用場景?

• 通信載荷
• 雷達成像系統
• 航天器指令與數據處理

?5. 封裝與可靠性?

• ?封裝型號?：64-pin PAP0064E（10×10 mm）
• ?工程樣品標注?：LMK04832MPAPSEP（非飛行用途）
• ?高可靠性設計?：單一制造/測試基地、全生命周期追溯