LMK04100系列精密時鐘調節器無需高性能VCXO模塊即可提供抖動清除、時鐘倍增和分配。

當連接到恢復的系統基準時鐘和VCXO時，該器件可生成5個LVCMOS、LVDS或LVPECL格式的低抖動時鐘。
*附件：lmk04133.pdf

特性

• 級聯 PLLatinum PLL 架構
  • PLL1冗余基準輸入信號丟失
    檢測自動和手動選擇
    基準時鐘輸入
  • PLL2相位檢測器速率高達100 MHz輸入
    倍頻器集成VCO
• 輸出
  • LVPECL/2VPECL、LVDS 和
    LVCMOS 格式
  • 支持高達 1080 MHz 的時鐘速率
  • 五個專用通道分頻器模塊
  • 支持的常見輸出頻率：
    30.72 MHz、61.44 MHz、62.5 MHz、
    74.25 MHz、75 MHz、77.76 MHz、100 MHz、
    106.25 MHz、125 MHz、122.88 MHz、
    150 MHz、155.52 MHz、156.25 MHz、159.375 MHz、
    187.5 MHz、200 MHz、
    212.5 MHz、245.76 MHz、250 MHz、311.04 MHz、
    312.5 MHz、368.64 MHz、
    491.52 MHz、622.08 MHz、625 MHz、983.04 MHz
• MICROWIRE （SPI） 編程接口
• 工業溫度范圍：–40 至 85 °C
• 3.15 V 至 3.45 V 工作電壓
• 封裝：48 引腳 WQFN（7.0 × 7.0 × 0.8 mm）

參數

方框圖

?1. 產品系列與型號?

• 所屬系列：LMK04100 家族時鐘抖動清除器
• 包含型號：LMK04100/01/02/10/11/31/33
• 文檔版本：SNAS516B（2011年4月發布，2012年11月修訂）

?2. 核心特性?

• ?雙級聯PLL架構?
  • ?PLL1?：支持冗余參考輸入、信號丟失檢測、自動/手動參考時鐘選擇
  • ?PLL2?：相位檢測速率達100 MHz，集成VCO，支持輸入頻率倍頻
• ?多樣化輸出?
  • 支持格式：LVPECL/2VPECL、LVDS、LVCMOS
  • 最高輸出頻率：1080 MHz
  • 專用分頻器通道：5個
  • 常見輸出頻率：覆蓋30.72 MHz至983.04 MHz（如61.44 MHz、125 MHz、622.08 MHz等）
• ?控制接口?：MICROWIRE（SPI）編程接口
• ?工作條件?
  • 電壓范圍：3.15 V ~ 3.45 V
  • 溫度范圍：-40°C ~ 85°C（工業級）
• ?封裝?：48引腳WQFN（7.0 x 7.0 x 0.8 mm）

?3. 典型應用場景?

• 2G/3G/4G多載波/多模式/多頻段基站
• 蜂窩中繼器
• 高速ADC時鐘
• SONET/SDH OC-48/192/768設備

?4. 關鍵優勢?

• 高集成度：雙PLL+VCO設計簡化系統時鐘架構
• 靈活性：支持多種輸出格式與頻率配置
• 工業級可靠性：寬溫范圍與冗余設計