Texas Instruments LMK3H0102EVM評估模塊 (EVM) 提供一個完整的時鐘平臺，用于評估LMK3H0102的時鐘性能、引腳配置、軟件配置和功能。Texas Instruments LMK3H0102是一款集成有基于BAW（體聲波）的振蕩器的時鐘發生器。

數據手冊：*附件：Texas Instruments LMK3H0102EVM 評估模塊（EVM）數據手冊.pdf

特性

• 業內首款基于BAW的無基準時鐘發生器
• 只能通過USB供電，可選擇外接電源
• 通過TICS Pro GUI提供軟件支持，用于生成配置

板布局

LMK3H0102EVM評估模塊深度解析與技術應用指南

一、評估模塊核心特性與系統架構

Texas Instruments LMK3H0102EVM是一款基于BAW（體聲波）技術的參考時鐘生成器評估平臺，專為PCIe Gen1-Gen6時鐘應用設計。該模塊集成了LMK3H0102雙輸出時鐘發生器，具有以下創新特性：

?革命性技術突破?：

• ?集成BAW諧振器?：消除對外部參考時鐘的需求，提供2467MHz基礎頻率
• ?雙獨立輸出通道?：支持100MHz默認頻率（可編程范圍12.5-400MHz）
• ?多模式配置?：支持I2C模式（默認）和OTP模式（4個預編程頁面）
• ?靈活供電方案?：可通過USB（5V）或外部電源（1.8-3.3V）供電

?模塊接口配置?：

• ?時鐘輸出?：4個SMA連接器（OUT0_P/N，OUT1_P/N）支持LP-HCSL/LVDS/LVCMOS
• ?控制接口?：板載USB-to-I2C轉換器（MSP430F5529 MCU）
• ?擴展接口?：支持外部USB2ANY模塊連接（J21）

二、硬件設計與配置詳解

1. 電源管理系統

LMK3H0102EVM采用三級供電架構，支持多種配置組合：

?電源域配置選項?：

?典型供電方案?：

1. ?純USB供電?：J13短接1-2，J16短接1-2，J23短接1-2
2. ?外部電源供電?：通過J18 SMA接口輸入1.8-3.3V
3. ?混合供電?：VDD來自LDO，VDDO來自DC/DC

2. 工作模式配置

?OTP模式配置?（通過J1-J7跳線）：

• ?頁面選擇?：J3/J7組合選擇OTP頁面0-3
• ?輸出格式?：J5設置LP-HCSL終止阻抗（85Ω/100Ω）
• ?典型應用?：批量生產時固化配置，無需軟件干預

?I2C模式配置?（默認）：

• ?地址設置?：J5跳線決定I2C地址（0x68-0x6B）
• ?電平轉換?：J22控制1.8V系統的I2C信號電平適配
• ?軟件控制?：通過TICS Pro實時調整所有寄存器參數

3. 時鐘輸出配置

?輸出接口特性?：

• ?OUT0?：默認AC耦合LP-HCSL（C6/C9=0.1μF）
• ?OUT1?：默認DC耦合LP-HCSL（R26/R28=49.9Ω）
• ?REFCLK?：可配置為33Ω終端LVCMOS輸出

?輸出格式切換?：

1. ?LP-HCSL?：適合PCIe應用，擺幅可調（625-950mV）
2. ?LVDS?：支持AC/DC耦合，用于高速串行接口
3. ?LVCMOS?：最多可配置5路單端輸出

三、軟件控制與TICS Pro應用

1. 配置向導流程

?五步配置法?：

1. ?頻率規劃?：設置OUT0/OUT1/REFCLK頻率（12.5-400MHz）
2. ?格式選擇?：配置輸出格式與終端匹配
3. ?OE引腳?：定義輸出使能極性（低有效/高有效）
4. ?OTP選項?：定制四個OTP頁面的差異參數
5. ?設計審查?：生成配置報告并寫入設備

?關鍵寄存器組?：

• ?FOD控制?：FOD0_INT（0x04）、FOD0_FRAC（0x05）
• ?輸出配置?：OUT0_CTRL（0x0C）、OUT1_CTRL（0x0D）
• ?SSC設置?：SSC_CTRL（0x10）、SSC_STEP（0x11）

2. 實時調試功能

?三大調試界面?：

• ?FOD控制?：讀取BAW實際頻率（典型值2467±50MHz）
• ?輸出管理?：動態切換時鐘源（FOD0/FOD1/Edge Combiner）
• ?系統設置?：調整狀態機時鐘分頻（目標45MHz）

四、典型應用場景與性能優化

1. PCIe時鐘樹設計

?Gen1-Gen6配置建議?：

• ?Gen4/5/6?：使用100MHz LP-HCSL，擺幅設為755mV
• ?SSC配置?：選擇-0.5%下行擴展（OTP Page3）
• ?抖動優化?：禁用未使用的輸出，配置快速壓擺率

2. 多板卡同步系統

?級聯方案?：

1. 主EVM配置為I2C模式，輸出基準時鐘
2. 從設備配置OTP模式，通過REFCLK同步
3. 使用TICS Pro導出寄存器配置批量編程

3. 信號完整性優化

?PCB布局要點?：

• 電源去耦：每個VDD引腳配置1μF陶瓷電容（C1-C3）
• 時鐘走線：50Ω阻抗控制，長度匹配±50mil
• 接地策略：分割模擬/數字地，單點連接于U1下方

五、設計資源與擴展應用

1. 硬件設計文件

?關鍵工程資源?：

• ?原理圖?：包含電源樹、時鐘路由和控制邏輯
• ?PCB文件?：4層板設計（信號-地-電源-信號）
• ?BOM清單?：注明AEC-Q200車規級元件

2. USB2ANY系統編程

?量產編程方案?：

1. 在目標板預留10pin編程接口（SDA/SCL/GND）
2. 使用USB2ANY模塊連接TICS Pro
3. 導入預驗證的寄存器配置文件（.txt格式）

3. 定制化服務

?OTP燒錄流程?：

1. 在TICS Pro完成配置驗證
2. 導出Design Report發送至TI支持
3. 獲取預編程芯片（LMK3H0102V33-OTP）