Cadence 30年創新歷程創新，永無止境！

我在前一篇博文《Cadence 30年創新歷程》中談到了過去30年取得的一些重大成就。作為眾多里程碑的見證者，我也希望暢想一下行業未來的發展方向，簡單分享四點：

對現有工具和設計方法的持續投入

芯片尺寸越來越大，工藝節點不斷縮小，設計芯片的工具也在不斷改善。這也是Cadence每年將高達40%的營收資金投入進研發的原因。我們高薪聘請資深的工程師團隊開發并優化這些工具。

為了攻克最新的設計難題，我們不斷對工具進行改善和提升。比如說，從2014年到2017年，Cadence徹底更新換代了全流程數字設計工具，從綜合到Signoff至物理驗證。為什么這么做？隨著數字設計跨入百萬門級FinFET時代，老舊的設計方法學已經跟不上了。飛快的技術迭代敦促我們不斷開發新工具。

基于系統級的開發方法實現芯片、封裝、電路板工具的協作

芯片設計師只需在乎芯片本身的日子已經一去不復返，他們現在還必須考慮封裝，甚至是電路板級層面的相關問題。系統設計的關鍵在于如何在IC、封裝和PCB設計之間實現流暢、自動的協同設計和驗證。Cadence Virtuoso?系統設計平臺可謂是最佳選擇，它提供的跨平臺解決方案可以幫助設計師在設計芯片的時候充分考慮封裝和系統問題。

很多模擬、RF和混合信號設計都要求在不同的基板技術間實現多IC集成，從而達成性能目標。異構集成可以幫助設計師實現單芯片設計很難達成的結果，但同時也帶來了許多新挑戰。Virtuoso系統設計平臺是這些挑戰完美的決絕方案，讓多芯片和片外器件的封裝及模塊設計實現流程化和自動化。

我們最近為Virtuoso系列產品進行了多項升級，今后還會繼續，幫助設計師更方便、更高效地設計芯片、封裝和電路板。

基于系統級的開發方法設計時將軟件考慮在內

今天的創新產品設計要具備全局觀，必須將軟件和硬件協同考慮才能讓產品在市場上更具競爭優勢。新的設計方法要求設計師全局思考從芯片、封裝、電路板到軟件的整個設計流程。在許多電子系統中，軟件成本占比最高，因此軟件的開發不能等到硬件設計和制作完畢后再開始。

沒錯，許多公司已經擁有龐大的應用軟件開發體系了，包括編譯器、調試工具和代碼分析工具，其中大部分都是開源的；對于完整的系統設計而言，軟件界面對許多人是陌生的，但卻是高效設計的關鍵所在。上述軟件會提供系統內芯片與其他硬件通訊及數據傳輸所必需的指令。如果這種關鍵的平臺軟件出了問題，那么本應具由豐富功能的應用軟件就會發生故障，甚至崩潰。

擺在我們面前最關鍵的問題是：如何在交付硬件前對軟件進行可靠性測試？如果設計師等到硬件生產完畢再測試軟件，上市時間對比競爭對手會推遲多久？

Cadence在如下4個領域投入了大量精力，幫助設計師在設計早期即將軟件納入其中：

1) Palladium Z1企業級仿真平臺為操作系統、驅動和設計的初始階段提供早期軟件糾錯所必須的速度和可視度。

2) Protium S1 FPGA系統為軟件開發團隊提供一種性價比極高的硬件精確（hardware-accurate）設計模型，用于軟件應用的運行和調試。

3) 包括仿真和形式驗證在內的Cadence驗證解決方案具備多項優勢，火力全開的吞吐量以滿足緊湊項目計劃的需求，基于參數的簽核工具以提高產品質量，以及以應用為中心的設計方法，幫助設計師滿足移動、網絡及服務器、汽車、消費電子、物聯網、航空、國防和其它垂直領域的具體需求。

4) 我們的Tensilica處理器生成器可以幫助設計師對軟件進行設定，并根據軟件要求設計量身優化的新處理器。（這個功能太出色了，無以言表）

基于系統級的開發方法芯片與機械組件聯合開發

盡管Cadence的工具主要聚焦芯片設計，但我們也和機械設計合作伙伴開展密切合作，營造強大的協同開發環境。

我們的Allegro設計工具可以和領先的MCAD工具協同使用，包括互聯交換和電氣-機械聯合設計迭代次數的降低。我們的PCB設計產品可以與公司供應鏈集成，減少不必要的重復設計和延遲。

電氣和機械硬件研發與企業數據系統的對接可以幫助企業提高電氣與機械設計之間的關聯程度，有助于企業管理成本和質量，縮短設計到生產的時間，并掌握物資采購（零部件、連接件、電線等）所需的相關信息。

結 論

EDA領域的發展會達到盡頭嗎？技術一直在進步，我們也會緊跟技術的腳步，幫助設計師不斷突破。Cadence永遠不會沉迷于過去的成就，我們會持續創新，讓創新成為我們領先市場的根本！