国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

智多晶SerDes 2.0 IP介紹

智多晶 ? 來源:智多晶 ? 2025-08-16 15:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

01智多晶SerDes IP已經升級到2.0版本

為了滿足用戶對SerDes日益增漲和多樣化的要求。智多晶SerDes IP推出了2.0版本的升級,本次升級相比1.0版本主要帶來了以下的變化:

增加了對SerDes內部的不同通道單獨進行速率配置的功能

增加了同一路通道內部的TX和RX進行獨立參數的配置的功能

增加了對每個單獨通道的時鐘來源(QPLL/CPLL)選擇的功能

增加了從其他quad來的參考時鐘來源的選擇(North/South Route)功能

增加了選擇輸出時鐘路徑:PMA內部時鐘或直接輸出參考時鐘

增加了RX/TX方向64B/66B 相關的功能

增加了Bypass SerDes內部FIFO的功能(使用延遲線代替)

增加了Channel Bonding(多通道綁定同步傳輸)的功能

02智多晶Serdes IP 2.0界面介紹

dcd397ca-78aa-11f0-a18e-92fbcf53809c.png

圖1 SerDes IP 多通道單獨頁面配置

智多晶SerDes IP采用了靈活的配置界面可以對每個SerDes通道(channel)進行靈活的配置。如圖1所示,用戶可以定制對每個channel的速率,參考時鐘頻率,CPLL/QPLL的選擇進行獨立的配置,用以滿足各種自定義項目中的需求。

dce999c6-78aa-11f0-a18e-92fbcf53809c.png

圖2 編碼選擇和時鐘輸出選擇

目前SerDes 2.0已經支持了對8B/10B編碼和64B/66B編碼(Gearbox層以下)的配置選項。用戶可以使用智多晶SerDes硬核的編碼器完成8B/10B和64B/66B(Gearbox層以下)的對應功能 。IP界面也提供了對外部位寬和內部位寬的定制化配置。用戶可以根據自己的系統和對應的上層協議來靈活的選取數據位寬。

dd04a234-78aa-11f0-a18e-92fbcf53809c.png

圖3 通道綁定和時鐘校準功能

目前SerDes 2.0已經支持了對通道綁定和時鐘校準的功能。用戶可以通過界面上的提示來完成相對應的配置。以通道綁定為例,可以設置具體的通道綁定所需要的碼形長度和具體數值等。

dd19dc1c-78aa-11f0-a18e-92fbcf53809c.png

圖4 統計報告列表

在配置完成之后,SerDes 2.0 IP會生成對應的統計報告列表,用戶可以通過瀏覽生成的統計報告列表來驗證自己的IP是否滿足自己的配置要求。同時提供了輸出范例工程,供用戶作為參考使用。

03智多晶SerDes IP 2.0的常用場景

SerDes(Serializer/Deserializer)是一種高速串行通信技術,主要用于將多路低速并行信號轉換為高速串行信號,并通過傳輸媒體(如光纜或銅線)傳輸,然后在接收端再將串行信號轉換回并行信號隨著高速集成電路的發展,對高帶寬,低延遲的協議需求越來越大。目前多種高速協議都可以以Serdes 為基礎進行進一步的開發,用以完成高速通訊的目的。

目前常見的使用主要包括:

萬兆以太網

CPRI

JESD204B

QSGMII

SRIO

XAUI

PCIE

AURORA

HDMI

DP/eDP

VByOne

目前智多晶Seal 5000系列產品SerDes的性能處于業界領先水平,SDM最大支持0.5-10.3125Gbps線速率,SDP最大支持0.5-6.6Gbps的線速率。SerDes最大速率受到PCB信號完整性設計,外界干擾等多種條件影響。如果要達到理論性能需要有相關設計保障,詳細信息請咨詢智多晶FAE。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • IP
    IP
    +關注

    關注

    5

    文章

    1850

    瀏覽量

    155037
  • 時鐘
    +關注

    關注

    11

    文章

    1955

    瀏覽量

    134615
  • SerDes
    +關注

    關注

    8

    文章

    232

    瀏覽量

    36598

原文標題:“芯”技術分享 | 智多晶SerDes 2.0 IP介紹

文章出處:【微信號:智多晶,微信公眾號:智多晶】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    多晶Serdes IP的應用領域及工作原理

    ?SerDes(Serializer/Deserializer)是一種高速串行通信技術,主要用于將多路低速并行信號轉換為高速串行信號,并通過傳輸媒體(如光纜或銅線)傳輸,然后在接收端再將串行信號轉換
    的頭像 發表于 03-13 17:31 ?2114次閱讀
    智<b class='flag-5'>多晶</b><b class='flag-5'>Serdes</b> <b class='flag-5'>IP</b>的應用領域及工作原理

    多晶XSTC_8B10B IP介紹

    XSTC_8B10B IP(XSTC:XiST Transmission Channel)是智多晶開發的一個靈活的,輕量級的高速串行通信的IPIP在具備
    的頭像 發表于 04-03 16:30 ?1209次閱讀
    智<b class='flag-5'>多晶</b>XSTC_8B10B <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    多晶FIFO_Generator IP介紹

    FIFO_Generator是智多晶設計的一款通用型FIFO IP。當前發布的FIFO_Generator IP2.0版本,相比之前的1.1版本主要新增了非等比輸入輸出數據位寬支持和
    的頭像 發表于 04-25 17:24 ?1512次閱讀
    智<b class='flag-5'>多晶</b>FIFO_Generator <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    多晶eSPI_Slave IP介紹

    eSPI總線具有低功耗、管腳數量少、高效的數據傳輸等優點,常用于與EC、BMC、SIO等外設的通信,是PC中CPU與這些外設通信的主流協議。智多晶eSPI_Slave IP符合eSPI標準規范,支持相關協議屬性。
    的頭像 發表于 05-08 16:44 ?1164次閱讀
    智<b class='flag-5'>多晶</b>eSPI_Slave <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    國產智多晶FPGA介紹及應用

    ,包括綜合、約束、布局布線、下載編程等。智多晶的芯片使用自主研發的FPGA開發軟件“HqFpga”, 完成綜合、布局布線、時序分析、配置編程和片內邏輯分析。智多晶的Seal 5000系列FPGA芯片,在
    發表于 06-03 09:32

    AXI USB 2.0器件IP及嵌入式IP目錄介紹

    AXI USB 2.0設備IP概述
    的頭像 發表于 11-30 06:29 ?4179次閱讀

    HDMI_1.4_2.0_RX_Subsystem_IP介紹和基礎debug建議

    Xilinx HDMI 1.4/2.0 RX的解決方案是由HDMI 1.4/2.0 Receiver Subsystem IP作為MAC和Video PHY Controller IP
    的頭像 發表于 03-25 09:13 ?5411次閱讀

    IP_數據表(I-1):Combo Serdes PHY for TSMC 28nm HPM

    IP_數據表(I-1):Combo Serdes PHY for TSMC 28nm HPM
    發表于 07-06 20:17 ?1次下載
    <b class='flag-5'>IP</b>_數據表(I-1):Combo <b class='flag-5'>Serdes</b> PHY for TSMC 28nm HPM

    為什么我們需要SERDESSERDES的優點有哪些?

    盡管設計和驗證很復雜,SERDES 已成為 SoC 模塊不可或缺的一部分。隨著 SERDES IP 模塊現已推出,它有助于緩解任何成本、風險和上市時間問題。
    的頭像 發表于 10-23 14:44 ?3168次閱讀
    為什么我們需要<b class='flag-5'>SERDES</b>?<b class='flag-5'>SERDES</b>的優點有哪些?

    深入解讀智多晶FIR IP

    在數字信號處理領域,FIR 濾波器憑借其穩定性強、線性相位等優勢,被廣泛應用于各類信號處理場景。今天,就帶大家深入解讀西安智多晶微電子有限公司推出的FIR IP
    的頭像 發表于 03-20 17:08 ?977次閱讀
    深入解讀智<b class='flag-5'>多晶</b>FIR <b class='flag-5'>IP</b>

    多晶LPC_Controller IP介紹

    在FPGA設計領域,西安智多晶微電子有限公司推出的LPC_Controller IP正逐漸嶄露頭角,為工程師們提供了強大的工具,助力他們在數據傳輸領域大展身手。今天,就讓我們一同揭開LPC_Controller IP的神秘面紗,
    的頭像 發表于 04-18 11:52 ?1586次閱讀
    智<b class='flag-5'>多晶</b>LPC_Controller <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    智原科技推出最新SerDes IP持續布局聯電22納米IP解決方案

    ASIC設計服務暨IP研發銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其10G SerDes硅智財現已導入聯電22納米工藝。該
    的頭像 發表于 06-24 16:41 ?1421次閱讀

    智原推出最新SerDes IP持續布局聯電22納米IP解決方案

    ASIC設計服務暨IP研發銷售廠商智原科技(Faraday Technology Corporation,TWSE:3035)今日宣布其10G SerDes硅智財現已導入聯電22納米工藝。該
    的頭像 發表于 06-25 15:22 ?546次閱讀

    多晶QSGMII IP介紹

    QSGMII(Quad Serial Gigabit Media Independent Interface) 旨在將4個GMII接口轉換為一個統一的5Gb/s速率的SERDES接口,極大地減少了PHY與MAC間連接所需的信號接口數量。
    的頭像 發表于 07-29 09:19 ?1259次閱讀
    智<b class='flag-5'>多晶</b>QSGMII <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>

    多晶SGMII IP介紹

    SGMII(Serial Gigabit Media Independent Interface) 通過將網絡數據與控制接口進行轉換,將復雜的GMII接口轉換為一對serdes接口,減少了PHY與MAC之間的接口數量。
    的頭像 發表于 08-07 13:56 ?928次閱讀
    智<b class='flag-5'>多晶</b>SGMII <b class='flag-5'>IP</b><b class='flag-5'>介紹</b>