QSGMII簡介

QSGMII(Quad Serial Gigabit Media Independent Interface) 旨在將4個GMII接口轉換為一個統一的5Gb/s速率的SERDES接口，極大地減少了PHY與MAC間連接所需的信號接口數量。

QSGMII IP特性

支持4路獨立10/100/1000Mb/s GMII接口

支持自協商同步

支持MDIO控制接口

支持半雙工與全雙工模式

支持獨立的SERDES調試接口

支持運行狀態與自協商結果輸出

QSGMII IP設計

QSGMII IP包含了《Cisco QSGMII Specification》定義的PCS功能部分與SERDES部分。

SERDES既實現了PCS部分的8B/10B編解碼功能的同時，也實現了PMA部分的數據時鐘恢復、數據串行與數據接串功能。

圖1 QSGMII系統框圖

QSGMII IP使用

圖2 IP界面配置

資源使用情況

典型應用示例

圖3展示了一種QSGMII的典型應用場景，借助QSGMII對4通道GMII的組合能力，整合4通道獨立的智多晶EthMAC IP，僅使用1lane SERDES與外部PHY芯片連接，PHY芯片連接到4組獨立的RJ45接口。

圖3 QSGMII典型應用

獲取技術文檔與demo

技術文檔獲取：QSGMII IP已發布，用戶可以在HQFPGA IP Manage中打開QSGMIIIP界面查看用戶指南，或訪問智多晶官網（www.isilicontech.com）下載QSGMII IP用戶指南。

設計參考案例獲取：請聯系FAE獲取參考設計案例，或在公眾號中與我們聯系。