根據Semico Research數據顯示，2024年全球RISC-V芯片出貨量突破100億顆，中國出貨量占比超過50%，預測到2025年，采用RISC-V架構芯片的出貨量將增至624億顆。2025年3月，國家發展和改革委員會發布的《國民經濟和社會發展計劃草案》中明確提出，要持續培育壯大新興產業，促進開源指令集架構等新興領域搶先突破。

當下，RISC-V 架構正朝著更加靈活多樣和可定制化的方向發展，以適應不同應用場景。對于 EDA 而言，一方面，用于實現高性能計算的模塊化擴展使得單元布局的拓撲關系復雜度呈指數級上升，這要求 EDA 工具能夠快速適配異構架構特征;另一方面，為滿足低功耗、高性能等場景下的差異化需求，EDA 工具需要在多重目標約束下實現 PPA(性能、功耗、面積)的協同優化。

結合了人工智能特性的新一代智能 EDA 工具正在成為突破 RISC-V PPA 瓶頸的有效手段。芯行紀智能布局規劃工具 AmazeFP 基于機器學習引擎，為 RISC-V 芯片設計提供高度智能的擁塞感知、便捷的數據流分析和宏單元自動整理對齊功能，有效解決因寄生效應導致的時序違例，控制高活動率模塊的局部功耗，動態調整單元密度，最終實現更優化的 PPA。

案例1

在高利用率面積約束下實現頻率突破

案例一為約兩百萬標準單元規模的RISC-V設計，在該案例中，客戶的難點在于后端設計如何才能在高利用率的面積約束下，實現頻率的突破，充分發揮出核的性能。

圖一：User手工擺放的布局方案vs AmazeFP全自動的布局方案

如圖一顯示，AmazeFP在不到2個小時的時間里，為客戶提供了全新的布局策略。經過重新布局，原來用戶布局方案下的關鍵路徑違例降低了46.2%，整體違例降低了81.9%，頻率提升4.3%(見表一)。

表一：UserFP和AmazeFP在P&R各階段的QoR數據對比

在整個后端實現的流程中，AmazeFP的布局方案優勢逐步提升，最終受益巨大。

案例2

工作頻率、面積、功耗的優化提升

案例二是客戶用于重點評估RISC-V在當前工藝節點下PPA優化效果的模塊，希望能夠借助AmazeFP的數據流驅動和AutoPack(自動對齊)帶來面積、功耗、特別是工作頻率的提升。AmazeFP僅用了半小時左右的時間完成了Macro的擺放和自動對齊。

表二：UserFP和AmazeFP在PostRoute階段的PPA數據對比

從表二可以看出，相較于用戶花費數周、經過多輪 P&R(布局布線)迭代調整的布局規劃方案，AmazeFP 的兩個模式——Mixed(混合)和 Peripheral(外設)下提供的方案在關鍵路徑的時序上平均有 60.1% 的提升，有效幫助用戶克服了該模塊最關注的頻率“瓶頸”。更合理的 Macro 分布驅動下的 Module(模塊)分布，同樣帶來了 92.6% 的 Setup TNS 優化。與此同時，在整體功耗和面積方面，也分別實現了 2.9% 和 0.1% 的改善。

通過以上 AmazeFP 的案例可見，將機器學習算法深度嵌入布局規劃工具或其他數字實現 EDA 工具，可大幅提升 RISC-V 芯片的 PPA 協同優化效率，從而顯著縮短芯片開發周期，真正實現芯片質量和設計效率的跨越式提升。隨著 RISC-V 的多樣化需求不斷增加，RISC-V 與電子設計自動化工具(EDA)的協同發展變得愈加重要。芯行紀致力于自主研發數字實現 EDA 軟件，為加快 RISC-V 的生態發展貢獻力量。

關于芯行紀

芯行紀科技有限公司(簡稱“芯行紀”)成立于2020年，是一家專注于數字實現EDA方案的高新技術創新企業。公司匯聚電子設計自動化與芯片設計領域頂尖人才，在國內率先將機器學習和分布式計算技術深度應用于數字實現EDA領域，憑借卓越的研發實力構建起持續進化的自主數字實現EDA工具平臺。

芯行紀數字實現EDA產品矩陣涵蓋多款創新工具，包括國內首款全自研數字布局布線工具AmazeSys、智能布局規劃工具AmazeFP、智能布局規劃機器學習方案AmazeFP-ME、一站式工程修復優化工具AmazeECO、快速DRC & DFM收斂工具AmazeDRCLite，以及工業軟件許可文件管理系統Industriallm。

目前，芯行紀自主研發的EDA產品已廣泛應用于國內頭部芯片設計和制造企業，累計服務近40家客戶，覆蓋人工智能、智慧汽車、5G、云計算等眾多新一代信息技術產業，賦能集成電路產業高速發展。