引言

“數字集成電路（Integrated Circuit，簡稱IC）原理與設計”是為高等學校電子、通信、機電等工科電子類專業的高年級本科生和碩士生開設的一門課程，是培養我國急需的、緊缺的IC設計人才的入門課程。其主要任務是使學生能在較為全面地了解IC設計工藝和掌握IC設計工具的基礎之上，掌握IC基本單元的設計，為更復雜、規模更大的電路和系統的設計奠定理論基礎，并通過相關實驗使學生對微電子技術產生濃厚的興趣。然而筆者經過調查發現，學生在學習過程中不能系統地了解自己所學的是什么、具體能干什么，以至于對IC設計產生不了濃厚的學習興趣。實際上，“數字集成電路原理與設計”是一門實踐性很強的專業課程，完全依靠傳統的板書教學或者多媒體PPT教學都很難表達清楚。因此，如何在有限的學時內通過改革教學方法與教學手段實現教學理論與實踐有機結合從而提高授課效率是現階段該課程教學的一個研究重點。對于此問題，電子設計自動化（EDA）計算機仿真軟件給IC教學提供了一個可靠的理論與實踐聯系的平臺。

目前，IC設計仿真軟件很多，其中按市場所占份額排行為Cadence、Mentor Graphics和Synopsys。這些工具功能極其強大，涵蓋了IC設計的整個流程，包括系統級設計、功能驗證、IC綜合及布局布線、模擬和混合信號及射頻IC設計、全定制IC設計、IC物理驗證等。然而由于成本高、適用操作系統環境有所限制、不適合IC初學者等劣勢，它們并不十分適合于本科生的教學工作。相比之下，本文介紹的Mentor收購的Tanner公司開發的基于Windows平臺的用于IC設計的工具軟件Tanner EDA更適用于高校進行相關的教學和科研工作。一放面，Tanner EDA成本低，設備要求不高，可以在任何個人PC機上使用。另一方面，該IC設計工具具有強大的IC設計、模擬驗證、版圖編輯和自動布局布線等功能，圖形界面友好，編輯功能強，易學易用。

1 利用Tanner EDA進行IC設計的流程

利用Tanner EDA進行IC芯片設計的流程如下：

1.1 編輯原理圖。利用電路圖編輯環境S-Edit工具，根據設計要求編輯合理的電路原理圖，注意在設計原理圖時要與IC芯片代工廠使用的具體工藝相結合，設定器件的工藝參數。

1.2 模擬仿真。提取電路圖的Spice網表（*.sp），用T-Spice工具模擬仿真電路的邏輯特性、延遲特性等，用W-Edit觀察仿真波形。如果模擬結果有錯誤，需返回第一步修改原理圖。如果無誤，則以L-Edit進行版圖設計。

1.3 版圖設計。輸出TPR網表（*.tpr），用L-Edit工具進行版圖的編輯和生成，如果采用廠家提供的標準單元，此時可以直接利用L-Edit的自動布局布線SPR功能得到整個IC芯片的版圖，如果是全定制設計，需事先根據所用的工藝，進行標準單元設計，注意在版圖設計過程中要以DRC功能作設計規則檢查。如果違反設計規則，則修改版圖，直到設計規則檢查無錯誤為止。

1.4 版圖驗證。將驗證過的版圖輸出Spice網表（*.spc），使用T-Spice工具進行模擬仿真（后仿真），如果波形正確即通過驗證；也可以用LVS工具，來對比版圖和原理圖，若一致，即通過驗證。最終驗證無錯誤后，將L-Edit設計的版圖輸出成GDSII文件類型，提交給IC芯片代工廠加工生產該IC芯片。

2 應用Tanner EDA設計5位同步加法計數器芯片的實例

2.1 用S-Edit編輯電路原理圖

S-Edit工具簡單易用，與Protel、Multisim、protues等常用的原理圖編輯工具相比使用起來并不復雜，它可以設計特定功能的電路模塊。圖1是我們在S-Edit工具中利用element庫中NMOS，PMOS等元器件得到的5位二進制同步加法計數器電路模塊的原理圖。該計數器采用5個邊沿JK觸發器串行連接而成，每個觸發器均連成T觸發器，再由4個2輸入端與非門連接。S-Edit電路圖編輯器可以把當前模塊的電路圖轉化為不同的網表。這些網表主要是用于T-Spice電路模擬器的Spice網表，用于L-Edit版圖編輯器中的標準單元自動布圖布線的TPR網表、VHDL網表、NeTran網表以及EDIF網表。

圖1 5位二進制同步加法計數器的原理圖

2.2 用T-Spice進行模擬仿真

編輯好計數器的電路原理圖后，為確認該電路功能正確，需要利用電路模擬工具T-Spice進行仿真，但該工具不能直接對原理圖進行仿真，因此在仿真之前需從原理圖輸出Spice網表（*.sp），該網表文件以節點的形式描述了電路的拓撲結構和元器件的工藝參數。而在輸出網表之后，必須加入工藝庫模型文件、設定各種仿真必要的參數、確定分析電路特性所需的分析內容和分析類型等。根據T-Spice的格式要求得到*.sp網表文件之后，可以在T-Spice工具下進行電路的功能仿真。圖2是從W-Edit觀察到的5位二進制同步加法計數器的仿真波形圖。

圖2 5位二進制同步加法計數器的仿真波形圖

2.3 用L-Edit進行版圖設計

圖3 5位二進制同步加法計數器芯片的版圖

計數器電路的功能仿真正確后，需要利用L-Edit進行版圖設計。根據事先應用特定工藝建立好的標準單元庫 （反相器、與非門、或非門、異或門、同或門等），在L-Edit工具中利用電路圖驅動版圖技術（SDL）來進行計數器的版圖設計。SDL能根據電路原理圖轉換的TPR網表（*. tpr）自動生成計數器電路中各個MOS管的版圖，我們只需對這些MOS版圖進行金屬互連。值得注意的是，在MOS版圖金屬互連過程中，一定要進行設計規則檢查（DRC），看是否符合事先設定的工藝設計規則，如果正確，下一步就是要用LVS進行版圖與原理圖的對比。

2.4 用LVS進行版圖驗證

LVS（版圖與電路圖比較器）是一種網表比較工具，主要用來檢查IC芯片版圖的正確性。LVS通過比較L-Edit的Extract（版圖提取器）從版圖提取的Spice網表（*.spc）與S-Edit的網表輸出功能從同一設計的電路原理圖產生的Spice網表（*.sp），判別它們是否描述同一個電路。如果S-Edit中的電路圖已通過驗證，利用LVS，后一張網表可以作為判別前一張網表正確性的標準，實現電路圖與版圖的比較。如果兩個網表一致，工具的對話界面將出現“Circuits Are Equal”的提示，則通過驗證，說明設計成功。由圖4的LVS對比結果可知本文成功設計了計數器。實際上，當不一致時，LVS還能幫助確認和改正版圖中錯誤，然后重復進行驗證過程，直到成功為止。最終將L-Edit設計好的版圖輸出成GDSII文件類型，提交給芯片代工廠加工生產該計數器IC芯片。

圖4 LVS對比結果

3 結論

本文介紹了一種實用的、適合于數字集成電路原理與設計課程教學的IC設計工具Tanner EDA。通過以上應用實例可以看出，采用Tanner EDA進行IC設計，現象直觀，結果精確。可見，將先進的計算機仿真技術和現代教學結合起來，有利于理論與實踐的結合，對于學生理解IC的原理與設計流程，對于學生微電子技術的興趣的激發、吸引他們涉足IC設計領域都有很好的幫助。