源漏區的單晶硅和柵極上的多晶硅即使在摻雜后仍然具有較高的電阻率，自對準硅化物(salicide)工藝能夠同時減小源/漏電極和柵電極的薄膜電阻，降低接觸電阻，并縮短與柵相關的RC延遲。另外，它避免了對準誤差，從而可以提高器件集成度。由于自對準硅化物直接在源漏區和柵極上形成，CMOS 器件的微縮對自對準硅化物工藝有深遠的影響。

工業界最初采用TiSi2作為標準的硅化物材料，主要應用于0.35μm 和0.25μm 技術節點。在TiSi2工藝中，由高電阻的C49相形成低電阻的C54相的過程與線寬有關。更短的柵使得從C49晶粒相到C54相是一種一維生長模式，這種相變需要更高的溫度，因此可能導致結塊并會增加窄線的RS。由于窄線條效應限制，在0.18μm 技術代 Salicide 工藝使用CoSi2取代TiSi2。

如圖 2.5所示，當線條物理寬度小于40nm 時，CoSi2在多晶硅上的薄層電阻迅速變高，而 NiSi即使到30nm以下，其電阻率仍保持在較低水平。另外，NiSi工藝中退火溫度更低，因此具有熱預算方面的優點;同時NiSi的硅消耗相比 CoSi2，工藝降低35%左右。這對于超淺結技術來說是一個非常重要的優點。綜上所述，在90nm 和 65nm 技術節點，NiSi 工藝取代CoSi2，工藝。

需要注意的是，NiSi 的熱穩定性相對較差，在高于600°C時，低阻態的NiSi會轉變為高阻態的NiSi2相，這一點，在工藝整合中非常關鍵。同時，NiSi需要采用新的RTP 工藝技術，如尖峰退火技術(spikeanneal)或者毫秒級退火技術(MSA)，在有效地形成硅化物的基礎上，避免Ni在界面上的擴散，從而降低漏電流。