BL1065/BL1066系列：

是一組8通道、16位、最高125MSPS、串行LVDS數(shù)據(jù)接口的模數(shù)轉換器。分別包含80MSPS、125MSPS兩種速度等級以及16位、14位兩種分辨率規(guī)格。采用模擬1.8V供電、數(shù)字1.8V供電，支持最大2Vpp模擬信號輸入，采樣時鐘支持LVPECL/CMOS/LVDS電平標準輸入。正常工作時功耗為1058mW。

其內置1V的高精度電壓基準源，無須外部提供即可滿足多種應用需求。內置PLL將自動倍頻采樣時鐘，從而保證LVDS串行數(shù)據(jù)正確輸出，最大可支持1Gbps/Lane。BL1065/BL1066系列包含2個Bank，每一個ADC Bank提供一個數(shù)據(jù)時鐘輸出(DCO)，用于在輸出端捕獲數(shù)據(jù)；以及一個幀時鐘輸出(FCO)，用于發(fā)送新輸出字節(jié)信號。

BL1065 采用 144 引腳 BGA封裝，封裝引腳兼容 ADI的 AD9681產品，額定溫度范圍為-55℃至+125°C；BL1066采用140引腳BGA封裝，封裝引腳兼容ADI的LTM9011-14產品，額定溫度范圍為?55°C至+125°C。

BL1065/BL1066系列產品內置dither功能，具有極佳的小信號線性度。產品可廣泛應用于雷達、醫(yī)療成像系統(tǒng)、多通道數(shù)據(jù)采集系統(tǒng)、通訊系統(tǒng)接收機等領域。高度集成化的設計可以極大程度減小PCB設計尺寸，降低小型化設備電路布局布線難度，滿足對應用系統(tǒng)小型化、成本最優(yōu)的方案需求。

產品規(guī)格

相似產品比較

和相似產品對比，BL1065/BL1066系列在信噪比方面具有顯著優(yōu)勢，輔以dither功能，可以極大提升接收機動態(tài)范圍。

應用場景

雷達

醫(yī)療成像系統(tǒng)

多通道數(shù)據(jù)采集系統(tǒng)

通信系統(tǒng)接收機

8通道125Msps ADC系統(tǒng)框圖

BL1065/BL1045 引腳定義（144引腳BGA）

BL1066/BL1046 引腳定義（140引腳BGA）

產品特性

本產品具有出色的噪聲性能和線性度，能夠達到78.9 dBFS的高信噪比，以及±4.5 LSB 積分非線性特性。在dither開啟之后，INL將進一步減小至±2.5LSB。

BL1065&BL1066 單音頻譜性能(fIN=10.1MHz)

BL1065&BL1066 單音頻譜性能(fIN=70.1MHz)

BL1065&BL1066 INL誤差

BL1065&BL1066 DNL誤差

高速串行LVDS接口

ADC數(shù)據(jù)輸出采用LVDS時鐘同步接口，最大速率1Gbps。每路ADC兩對LVDS差分輸出，可選擇bitwise模式（高低bit在兩對LVDS差分對上交替輸出，適合FPGA側只使用 iddr原語接收）和bytewise模式（高低byte分別在兩對LVDS差分對上輸出，適合FPGA側直接使用iserdes原語或selectio核接收）。

ADC數(shù)據(jù)輸出接口提供多種測試碼功能，用戶可通過開啟測試碼來校準接收側時鐘和數(shù)據(jù)的相位關系，確認數(shù)據(jù)可以被正確接收。

同時我們還提供了通用的例程代碼。

應用建議

BL1065/BL1066系列 典型時鐘巴倫輸入電路

BL1065/BL1066系列 差分雙巴倫輸入電路

BL1066/BL1046 布局參考

布局建議：

為了避免模擬輸入之間的串擾，參考上圖，并考慮以下準則：

1.布線模擬輸入通道時，在PCB板的頂層和底層（或其他層）依次交替布置。

2.確保頂層通道與任何其他模擬輸入通道過孔的距離不小于5mm。

3.對于底層通道，使用盤中孔以最小化通道間導體耦合對通道的影響。

4.避免平行通道的間距小于2 mm。

5.盡量將除直流通道外的走線相互正交。