來源：John Boyd IEEE電氣電子工程師學(xué)會

9月，佳能交付了一種技術(shù)的首個商業(yè)版本，該技術(shù)有朝一日可能顛覆最先進(jìn)硅芯片的制造方式。這種技術(shù)被稱為納米壓印光刻技術(shù)（NIL，nanoimprint lithography），它能夠繪制出小至14納米的電路特征——使邏輯芯片達(dá)到與英特爾、超微半導(dǎo)體（AMD）和英偉達(dá)現(xiàn)正大量生產(chǎn)的處理器相當(dāng)?shù)乃健?/p>

納米壓印光刻系統(tǒng)具有的優(yōu)勢可能對當(dāng)今主導(dǎo)先進(jìn)芯片制造、價值1.5億美元的極紫外（EUV，https://spectrum.ieee.org/tag/euv）光刻掃描儀構(gòu)成挑戰(zhàn)。如果佳能的說法正確，其設(shè)備最終將以極低的成本生產(chǎn)出具有EUV品質(zhì)的芯片。

該公司的方法與極紫外光刻系統(tǒng)完全不同，極紫外光刻系統(tǒng)由總部位于荷蘭的阿斯麥（ASML）獨家生產(chǎn)。這家荷蘭公司采用一種復(fù)雜的工藝：首先用千瓦級的激光將熔化的錫滴擊打成等離子體，等離子體會發(fā)出13.5納米波長的光（https://spectrum.ieee.org/high-na-euv）。然后，通過特殊的光學(xué)器件將這種光導(dǎo)入真空室，并從有圖案的掩模反射到硅片上，從而將圖案固定到硅片上。

相比之下，佳能交付給美國國防部支持的研發(fā)聯(lián)盟——Texas Institute for Electronics的系統(tǒng)看起來簡單得近乎滑稽。簡而言之，它是將電路圖案壓印到硅片上。

納米壓印光刻技術(shù)：更小、更廉價

納米壓印光刻（NIL）起始于一個類似光刻的工藝。它使用聚焦電子束在一個“掩模”上繪制圖案。在極紫外光刻（EUV）中，這個圖案被捕捉在一個反射鏡上，然后被反射到硅片上。但在納米壓印光刻技術(shù)中，會使用一個由石英制成的所謂母版掩模（或模具）來制造多個同樣由石英制成的復(fù)制掩模。

然后，將復(fù)制掩模直接按壓到已涂覆一種被稱為光刻膠的液態(tài)樹脂的晶圓表面，就像蓋章一樣。接著，使用汞燈（20世紀(jì)70年代芯片制造中使用的那種）發(fā)出的紫外線來固化樹脂，以便將掩模從晶圓上移除。這樣，母版掩模上的相同圖案就被壓印到硅片上的光刻膠上了。就像基于光刻技術(shù)的芯片制造一樣，該圖案引導(dǎo)著制造晶體管和互連線所需的一系列蝕刻、沉積和其他工藝。

“這似乎是一種推進(jìn)無光源納米光刻技術(shù)的簡單而巧妙的方法，能夠?qū)崿F(xiàn)高精度的圖案化，”印第安納州普渡大學(xué)極端環(huán)境材料中心主任、極紫外（EUV）光源專家Ahmed Hassanein說道，“該系統(tǒng)還具有功耗更低的優(yōu)勢，與EUV系統(tǒng)相比，其購買和運行成本應(yīng)該更低。”

佳能聲稱，與極紫外光刻（EUV）相比，這種直接接觸的方法需要的步驟和工具更少，從而使得操作流程更簡單、成本更低。例如，與采用250瓦光源的極紫外光刻系統(tǒng)相比，佳能估計納米壓印光刻（NIL）僅消耗十分之一的能量。

此外，納米壓印光刻技術(shù)在晶圓廠潔凈室占地面積更小，而潔凈室的空間極其寶貴。如今的極紫外光刻系統(tǒng)和雙層巴士一樣大——約200立方米。但是一組四個納米壓印光刻系統(tǒng)所占空間還不到其一半（長6.6米、寬4.6米、高2.8米）——不過還需要一個占地50立方米的掩模復(fù)制工具。

納米壓印光刻（NIL）走向商業(yè)化耗時20年

但這種簡單性是經(jīng)過漫長、耗資巨大的研發(fā)過程才實現(xiàn)的。二十多年前，當(dāng)佳能于2004年開始研發(fā)納米壓印光刻技術(shù)時，已有幾家研究實驗室在進(jìn)行相關(guān)技術(shù)的研發(fā)了（https://spectrum.ieee.org/nanotransistors-stamped-out）。2014年，為了加快研發(fā)進(jìn)程，佳能收購了位于得克薩斯州奧斯汀的分子壓印公司（MII），這是該技術(shù)早期的領(lǐng)先企業(yè)。這家子公司更名為佳能納米技術(shù)公司，現(xiàn)在是佳能在美國的納米壓印光刻技術(shù)研發(fā)中心。

然而，即便將分子壓印公司納入佳能的研發(fā)資源庫，將這項技術(shù)推向市場仍然花了20年時間。在此期間，佳能必須跨越幾個重大的工程難題，佳能光學(xué)產(chǎn)品業(yè)務(wù)副首席執(zhí)行官Kazunori Iwamoto在位于東京以北100公里的宇都宮的納米壓印光刻生產(chǎn)基地如此告訴了IEEE Spectrum雜志。

在大多數(shù)芯片制造過程中，光刻膠（一種承載電路圖案的聚合物樹脂）均勻地涂覆在晶圓表面。但這對納米壓印光刻（NIL）來說是行不通的，因為在壓印過程中，多余的光刻膠可能會從掩模下方滲出，并干擾下一次壓印操作，從而導(dǎo)致缺陷。因此，佳能利用其噴墨打印技術(shù)，以最佳用量涂覆光刻膠以匹配電路圖案。此外，光刻膠的毛細(xì)作用力經(jīng)過優(yōu)化，使其在接觸時能將材料吸入掩模蝕刻出的圖案中。

佳能還必須防止在壓印過程中晶圓和掩模之間產(chǎn)生氣泡，氣泡會干擾該工具將掩模與晶圓上已有的任何電路特征對齊的能力。解決辦法是設(shè)計一種中間更薄的可彎曲掩模。在壓印時，首先對掩模中間施加壓力，這會將掩模中心向外推，使其首先與光刻膠接觸。然后兩個表面之間的接觸繼續(xù)沿徑向向外擴(kuò)展，將空氣驅(qū)趕到邊緣并排出。這和你在給智能手機(jī)貼屏幕保護(hù)膜時避免產(chǎn)生氣泡的做法沒什么不同。

除了通過開發(fā)環(huán)境控制技術(shù)來處理微粒污染問題之外，對準(zhǔn)（對齊）問題可能是最棘手的問題。

當(dāng)多層電路圖案相互疊加壓印時，精確的套刻（疊層）控制對于確保過孔（層間傳輸信號和電力的垂直連接）正確對準(zhǔn)至關(guān)重要。納米壓印光刻（NIL）工藝允許有一定的調(diào)整余地，但在納米級別的操作意味著很容易出現(xiàn)對準(zhǔn)誤差。例如，這些誤差可能源于晶圓平整度和表面特征的差異、晶圓和掩模放置的不精確以及壓印過程中掩模形狀的變形。為了將這種扭曲（變形）降到最低，佳能采用了一系列以自動化為主的技術(shù)。這些技術(shù)包括嚴(yán)格控制操作溫度、施加壓電作用力來校正掩模形狀的變形，以及利用激光加熱來使晶圓膨脹或收縮，從而使其與掩模更精準(zhǔn)地對準(zhǔn)。

“我們將這種專有技術(shù)稱為高階失真校正，”Iwamoto說，“通過應(yīng)用該技術(shù)，我們現(xiàn)在能夠以大約1納米的精度套刻（疊層）電路圖案。”

納米壓印光刻（NIL）的分步壓印流程

解決了所有這些問題之后，佳能的工程師們開發(fā)出了一種相對簡單直接的光刻工藝。首先要制作一個母版掩模。與其他光刻掩模一樣，它是通過電子束光刻技術(shù)蝕刻圖案制成的。母版掩模包含要印刷的電路設(shè)計的凸起圖案，其尺寸為152.4毫米×152.4毫米，大約是光刻技術(shù)所能生產(chǎn)的最大芯片面積的25倍。

利用這個母版掩模，可以制作多個帶有凹陷圖案的復(fù)制掩模。然后，每個復(fù)制掩模最多可生產(chǎn)80批產(chǎn)品，每批包含25個晶圓。所以，一個復(fù)制掩模可為2000個晶圓制作一層電路。

為了說明納米壓印光刻（NIL）較低的擁有成本，巖本將其與一種先進(jìn)的氟化氬浸沒式光刻系統(tǒng)（極紫外光刻（EUV）光刻技術(shù)的前身，目前仍被廣泛使用）進(jìn)行了比較，該系統(tǒng)用于制造密集排列的20納米寬的接觸孔。Iwamoto表示，對于相同的產(chǎn)量，每小時加工80個晶圓（wph）的納米壓印光刻系統(tǒng)能夠?qū)碛谐杀窘档?3%。佳能的目標(biāo)是采用每小時加工100個晶圓的方案，通過進(jìn)一步減少微粒污染、提高光刻膠質(zhì)量以及改進(jìn)和優(yōu)化納米壓印光刻工作流程，使每個復(fù)制掩模能夠生產(chǎn)340批產(chǎn)品。巖本估計，實現(xiàn)這一目標(biāo)后，與浸沒式光刻相比，擁有成本將降至59%。

早期采用方案？

盡管有潛在優(yōu)勢，但要吸引那些已經(jīng)在主流極紫外光刻（EUV）技術(shù)上投入大量資金的器件制造商在其生產(chǎn)運營中增加一種不同類型的光刻系統(tǒng)絕非易事。

“極紫外光刻（EUV）技術(shù)在過去十年間已經(jīng)確立了自己的主流技術(shù)地位，”Hassanein說，“它克服了許多挑戰(zhàn)，具備高生產(chǎn)率，并且有制造更小圖案的發(fā)展路徑。如果納米壓印光刻（NIL）要參與競爭，就需要加快生產(chǎn)能力、延長模具壽命、改善微粒和碎屑管理并提高產(chǎn)量。”

但首先，這項技術(shù)得進(jìn)入工廠才行。Iwamoto表示，在收到來自日本國內(nèi)外潛在客戶的一些詢問之后，他們正在進(jìn)行洽談并提供納米壓印光刻（NIL）的演示。佳能稱，除了向Texas Institute for Electronics交付首套商用系統(tǒng)之外，Kioxia（以前名為Toshiba Memory）已經(jīng)對納米壓印光刻系統(tǒng)進(jìn)行了數(shù)年測試，現(xiàn)在正在評估利用該工藝生產(chǎn)原型存儲芯片。

Iwamoto還指出，佳能正在積極推進(jìn)納米壓印光刻應(yīng)用路線圖。從2028年開始，其目標(biāo)是生產(chǎn)能夠制造出線寬為20納米、套刻精度為5納米的三維NAND閃存的高分辨率掩模（https://spectrum.ieee.org/flash-memory）。對于動態(tài)隨機(jī)存取存儲器（DRAM），目標(biāo)是達(dá)到線寬10納米、套刻精度2納米，而邏輯器件計劃達(dá)到線寬8納米、套刻精度1.6納米。如果這些目標(biāo)能在那個時間框架內(nèi)實現(xiàn)，同時還能提高晶圓產(chǎn)量，那么納米壓印光刻（NIL）可能會成為極紫外光刻（EUV）的一個有吸引力的替代方案，特別是對于精度和成本效益至關(guān)重要的應(yīng)用而言。

審核編輯 黃宇