HBM 對半導體產業鏈的影響1. HBM 的核心工藝在于硅通孔技術（TSV）和堆疊鍵合技術 硅通孔：TSV（Through-Silicon Via） 是一種能讓 3D 封裝遵循摩爾定律演進的互連技術，芯片與芯片之間（Chip to Chip）、芯片與晶圓之間（Chip to Wafer）、晶圓與晶圓之間（Wafer to Wafer）實現完全穿孔的垂直電氣連接，可像三明治一樣堆疊晶片。

這些垂直連接可用于互連多個芯片、存儲器、傳感器和其他模塊，硅通孔互連賦予了各種 2.5D/3D封裝應用和架構芯片縱向維度的集成能力，以最低的能耗/性能指標提供極高的性能和功能，以打造更小更快更節能的設備。

通過更薄的硅芯片縮短互連長度和短垂直連接，有助于減少芯片的整體面積和功耗、將信號傳播延遲減少幾個數量級。

同時可以實現異構集成，將來自不同技術和制造商的多個芯片組合到一個封裝中，從而使它們能夠提供更好的功能和性能。這使其非常適合用于不同的高速應用，如數據中心、服務器、圖形處理單元 （GPU）、基于人工智能 （AI） 的處理器和多種無線通信設備。

HBM 通過 SIP 和 TSV 技術將數個 DRAM 裸片像樓層一樣垂直堆疊，在 DRAM 芯片打上數千個 細微的孔，并通過垂直貫通的電極連接上下芯片的技術，可顯著提升數據傳輸速度，適用于高存儲器帶寬需求，成為當前 AI GPU 存儲單元的理想方案和關鍵部件。

HBM 通過 TSV 技術內部連接情況

英偉達 A100 SEM 掃描圖 堆疊鍵合技術：在 HBM 產品開發之初，HBM 主要采用“TSV+Bumping”+TCB 鍵合方式堆疊（TSV 一般由晶圓廠完成，封測廠可在堆疊環節進行配套）。其中，熱壓鍵合主要用于創建原子級金屬鍵合，它利用力和熱量來促進原子在晶格之間遷移，從而形成清潔、高導電性和堅固的鍵合。

通常，TCB 被用于垂直集成器件的 CMOS 工藝、金引線和表面之間固態鍵合的順應鍵合（compliant bonding）、用于將芯片凸塊鍵合到基板的倒裝芯片應用以及用于連接微型組件的熱壓鍵合。隨著層數變高，晶片會出現翹曲和發熱等因素，但又要滿足 HBM 芯片的標準厚度——720 微米（μm），這就對封裝工藝提出較高要求。

三星采用TC-NCF焊接法，在DRAM之間夾上一層不導電的粘合劑薄膜 （NCF），然后進行熱壓，但隨著堆疊層數的增加散熱效率很差，TCB 不再滿足需求，但 TCB 技術仍有著一定的優勢，如其解決了標準倒裝芯片的基板翹曲問題。同時，這種鍵合方式確保均勻粘合，沒有間隙變化或傾斜；而且這種粘合幾乎沒有空隙，也沒有污染。

海力士從 HBM2e 開始放棄了 TC-NCF 工藝，改用批量回流模制底部填充（MR-MUF）工藝，即芯片之間用液態環氧模塑料作為填充材料，導熱率比TC-NCF中的導熱率高出2倍左右，實現了更低的鍵合應力和更優的散熱性能，這無論對于工藝速度，還是良率等都有很大影響。預計海力士 HBM3e 將采用改進的 MR-MUF 工藝，進一步降低鍵合應力，提升散熱性能， 增加堆疊層數。

SK 海力士 MR-MUF 技術

MR-MUF 比 NCF 導熱率高出 2 倍左右 然而，無論是 TCB 技術還是 MR-MUF 工藝均存在著一定的局限性，難以實現更小的間距，行業內在嘗試用混合鍵合技術。混合鍵合互連方案，是指在一個鍵合步驟中同時鍵合電介質（dielectric）和金屬鍵合焊盤（metal bond pads），可以顯著降低整體封裝厚度，在多芯片堆疊封裝中甚至可能高達數百微米。但混合鍵合對環境要求非常高，要達到 class1clean room（非常的清潔），這對廠商帶來較大的挑戰。

隨著 HBM 歷次迭代，HBM 中的DRAM 數量也同步提升，堆疊于 HBM2 中的 DRAM 數量為 4-8 個，HBM3／3E 則增加到8-12 個，HBM4 中堆疊的 DRAM 數量將增加到 16 個。

如 2024 年 4 月 7 日，三星電子先進封裝團隊高管 Dae Woo Kim 在 2024 年度韓國微電子與封裝學會年會上表示，三星電子成功制造了基于混合鍵合技術的 16 層堆疊 HBM3 內存， 該內存樣品工作正常，未來 16 層堆疊混合鍵合技術將用于 HBM4 內存量產。

三星 HBM4 預計采用混合鍵合技術 2 HBM 對散熱材料 EMC 提出分散性和散熱性要求HBM 對 EMC 提出分散性和散熱性要求，EMC和填料價值量大幅提升。環氧塑封料（EMC，Epoxy Molding Compound），是一種常見的半導體封裝外殼材料，也是半導體封裝中主要的包封材料，EMC 中主要組分來自填料，其中調料主要用于降低膨脹系數和內應力、提高散熱性能。 HBM 獨特的疊構形態使得外圍用于塑封的 EMC 及內部填料也需要相應的升級，具體邏輯在于： 1） HBM 采用芯片垂直疊構的框架，使得塑封的高度顯著高于傳統單芯片的塑封高度，較高的高度要求外圍塑封料要有充分的分散性，則 EMC 就要從傳統注塑餅狀變為撒粉顆粒狀的顆粒狀環氧塑封料（GMC，Granular Molding Compound）和液態塑封料（LMC，Liquid Molding Compound），對于 EMC 廠商，這樣的升級需要在配方中同時兼顧分散性和絕緣性，配方難度較大。

HBM 對 EMC 性能提出新要求，所用填料也需要改變 2） 由于 1 顆 HBM 中將搭載 4-8 層甚至更多層的存儲芯片，單顆 HBM 中所涉及到的數據存 儲和數據運輸量較大，將帶來發熱量大的問題，散熱方案的優劣將決定整顆 HBM 性能， 因此HBM的EMC中將開始大量使用low α球鋁和球硅來保證快速散熱和控制熱膨脹問題。

當前運用 TSV 技術的場景主要在 2.5D 硅中階層和 3D 垂直疊構，其中 3D TSV 的特點 在于通過垂直疊構的方式縮短了芯片間通信距離，相較于傳統水平排布的方式，外圍用于塑封的 EMC 及內部填料料也需要相應的升級。

一方面垂直疊構導致塑封的高度顯著高于傳統單芯片的塑封高度，較高的高度要求外圍塑封料要有充分的分散性，則EMC就要從傳統注塑餅狀變為撒粉顆粒狀的顆粒狀環氧塑封料（GMC，GranularMolding Compound）和液態塑封料（LMC，Liquid Molding Compound），對于 EMC 廠商，這樣的升級需要在配方中同時兼顧分散性和絕緣性，配方難度較大。

HBM 封裝需要用到 GMC 和 LMC 兩類偏高端的 EMC

另一方面采用 TSV 方式連接的芯片需要一起塑封，則單個塑封體中的運算量急劇上升，從而帶來較大的發熱問題，需要大量使用low α球鋁和球硅來保證快速散熱和控制熱膨脹問題。

以 HBM 為例，1 顆 HBM 中將搭載4-8 顆甚至更多芯片，封裝高度高且存儲帶寬大，需要用添加 low α球硅/球鋁的GMC/LMC 來做塑封外殼。