Part 01

前言

在之前的兩篇文章中我們介紹了運放的關鍵特性參數共模抑制比，以及如何設計并計算差分放大電路，差分放大電路的特點就是它可以有效放大兩個輸入信號的差值，同時可以有效抑制共模噪聲對運放輸出的影響，注意我們的用詞是抑制，你要明白的是即便是差分電路也無法完全規避共模輸入干擾對輸出的影響，只能盡可能降低影響，所以在差分放大電路中我們仍然需要評估共模輸入干擾對輸出的影響，那么如何評估呢？相信大家的答案都是基于共模抑制比去評估。

那么問題來了？如何得到差分放大電路的抑制比呢？是不是打開運算放大器的規格書看看規格書中的共模抑制比參數就夠了？答案當然沒有這么簡單。

今天這篇文章我們就介紹一下，如何計算差分電路的共模抑制比，差分電路中有哪些因素會影響共模抑制比？結論可能會讓你大吃一驚。

Part 02

差分放大電路的CMRR計算

首先我們推導一下差分電路的CMRR，以上一篇文章我們分析的差分放大電路為例：

共模抑制比CMRR定義為差模增益Ad與共模增益Acm的比值，所以要想得到差分放大電路的CMRR，我們需要分別計算出差模增益Ad與共模增益Acm才行。 1.差模增益Ad推導 當輸入信號為差模信號時，等效電路如下，具體的推導過程可以參考上一篇文章，可以得到Ad: Ad=Vout/Vdiff

2.共模增益Acm推導： Acm=Vout/Vcm

3.CMRR推導： CMRR=Ad/Acm

理想情況下，當R1=R3，R2=R4時，可以看到分母為0，CMRR為無窮大，但是實際的電阻是有誤差的，所以即便我們選擇的R1=R3，R2=R4，但實際上R1≠R3，R2≠R4，所以CMRR不會是無窮大，那么問題來了，電阻的精度對CMRR的影響有多大呢？

Part 03

電阻精度對CMRR的影響評估

我們假定電阻的精度為t，進而可以推導出考慮電阻偏差后的CMRR：

當電阻精度為5%時，電路的共模抑制比為：23.5dB

當電阻精度為1%時，電路的共模抑制比為：37.5dB

當電阻精度為0.1%時，電路的共模抑制比為：57.5dB

Part 04

總結

通過以上分析可知，差分放大電路的共模抑制比只看運放的規格書是不夠的，而是和外圍電阻的精度有關，單看規格書中的CMRR可能高達100多dB，但是考慮外圍電路的電阻精度后可能只有20多dB，此時共模電壓對于輸出的精度影響可能就無法忽略了，并且采用5%精度和0.1%精度的電阻對共模抑制比（單位為dB）的影響直接翻倍了。 而輸入端偏移：偏移電壓=Vcm/CMRR（單位為V/V） CMRR=20dB -> Vcm/Vos=10V/V CMRR=40dB -> Vcm/Vos=100V/V

這意味著采用采用5%精度和0.1%精度的電阻，共模電壓在運放輸入端產生的偏移電壓差了100倍之多，所以設計差分放大電路無比要考慮電阻精度對CMRR的影響。