賽題發布

COMPETITION RELEASE

2024中國研究生創芯大賽·EDA精英挑戰賽（原“集成電路EDA設計精英挑戰賽”）現已正式拉開帷幕。作為核心出題企業之一思爾芯（S2C），已經為你們準備了全新的挑戰。

今年的賽題，我們更加聚焦于數字集成電路設計的核心領域，直擊當前超大規模設計下硬件仿真的技術難點：設計并優化一種高效的超圖分割算法。該技術可以加速設計驗證流程，提升整體設計效率與質量。這不僅是對你們算法設計的考驗，也是對你們在EDA相關領域知識、程序編寫與調試技巧的全面挑戰。

并肩作戰，共創輝煌！

在這場充滿智慧與激情的競技場上，你并不孤單。思爾芯的專家團隊已整裝待發，他們擁有豐富的行業經驗和深厚的專業知識，將全程陪伴在每一位選擇思爾芯賽題的參賽者身邊，解答疑惑，提供指導，助力你們攀登技術高峰，邁向榮耀之巔。

時不我待，火速行動！

暑期時光匆匆流逝，正是我們揮灑汗水、追逐夢想的最佳時機。不要再猶豫，不要再等待，是時候將你的創意與才華投入到這場充滿挑戰與機遇的賽事中來。

我們相信，每一位參賽者都擁有無限的潛力與可能，期待你們的表現，挑戰自我，突破極限，展現出令人矚目的杰出表現！

01

賽題名稱

考慮邏輯復制的超圖分割算法設計

02

賽題背景

隨著集成電路設計規模越來越大，硬件仿真平臺難以用單個 FPGA (Field-Programmable Gate Array) 仿真高達數十億門規模的設計。因此，我們需要應用多 FPGA 系統處理此類工程。圖 1 中展示了一個由 4 顆 FPGA 組成的仿真系統。在實際應用中，大規模的設計可能會調用包含數十顆 FPGA 的系統，在這種情景下，分割算法的質量和速度成為了新的挑戰。如果不能保證合理的分割結果，DUT (Design Under Test) 的運行頻率會受到極大的影響。一個好的分割算法可以在可控的時間內給出一個對時序優化有利的且易于 FPGA 內部布局布線的分割結果。與此同時，對于部分特定電路邏輯的復制也可用來輔助優化分割結果。圖 1 Quad VU440 Prodigy 芯神瞳邏輯系統

03

賽題Chair

為了更好的提升賽題質量，促進產教融合，今年EDA大賽每道賽題聘請一位高校專家作為賽題Chair（賽題負責人），牽頭教育學術界專家，與企業命題專家一起負責賽題的命制、實施、答辯評審等工作。

陶俊

復旦大學

陶俊，復旦大學微電子學院教授、博導，IEEE高級會員，長期從事集成電路EDA算法等研究。已在本領域的權威國際期刊和會議包括IEEE Trans. on CAD、IEEE Trans. on VLSI、JSSCC、DAC、ICCAD等上發表論文50余篇。多次擔任國際學術會議DAC、ASPDAC、ICSICT等技術委員會成員。多次承擔/參與國家自然科學基金、國家科技重大專項、國家重點研發計劃項目等。

04

賽題指南