I2C在小P以前接觸的設(shè)計(jì)中大多只用到400k的速率，EVB的設(shè)計(jì)中更經(jīng)常發(fā)現(xiàn)實(shí)現(xiàn)不了就降速到100k。現(xiàn)在突然再看看I2C，發(fā)現(xiàn)原來(lái)還有更高的速率規(guī)范，最高都已經(jīng)到5M了。

于是乎，小P又要把這兒挖一挖看一看，反正I2C以后也經(jīng)常會(huì)用到，不也得懂個(gè)所以然。

一、整體介紹

I2C最早是由Philips公司，現(xiàn)NXP公司開發(fā)的一種雙向兩線總線協(xié)議。其由于僅需要兩個(gè)引腳即可實(shí)現(xiàn)雙向多設(shè)備具有巨大的優(yōu)勢(shì)。截止至小P寫這篇推文時(shí)候，規(guī)范的最新版本已經(jīng)是《UM10204 v7》了。

在不同的應(yīng)用架構(gòu)中，I2C可用于SMBus（System Management Bus）、PMBus（Power Management Bus）、IPMI（Intelligent Platform Management Interface）、DDC（Display Data Channel）和ATCA（Advanced Telecom Computing Architecture）。I2C往后的進(jìn)一步演進(jìn)MIPI I3C總線是可以向下兼容I2C（I3C全名叫Improved Inter-Integrated Circuit，強(qiáng)譯那就是改良型I2C），I3C可以提供更高的速率和更低的功耗。MIPI I3C總線在后續(xù)如果有涉及到的時(shí)候，再展開進(jìn)一步學(xué)習(xí)了。

下圖是個(gè)典型的I2C總線應(yīng)用場(chǎng)景。

I2C總線有且僅有兩個(gè)網(wǎng)絡(luò)走線，串行數(shù)據(jù)線SDA和串行時(shí)鐘線SCL。所有的I2C設(shè)備均是通過這兩根走線進(jìn)行互連通信，每個(gè)設(shè)備均以唯一的地址被識(shí)別。大多數(shù)I2C設(shè)備可以既作為發(fā)送端也可作為接收端，個(gè)別I2C設(shè)備如LCD驅(qū)動(dòng)器等不需要發(fā)送數(shù)據(jù)的設(shè)備，可以只用作接收端。

由于I2C總線需要“線與”邏輯用于判斷總線占用情況，因此SDA和SCL的接口必須使用外接上拉的OD驅(qū)動(dòng)設(shè)計(jì)。

在只有單個(gè)I2C controller的應(yīng)用場(chǎng)景中，如果SCL時(shí)鐘線上沒有會(huì)Stretch Clock的設(shè)備，那么controller的SCL輸出可以使用推挽（Push-pull）電路。

PS.在V7的規(guī)范里，I2C原來(lái)master/slave的描述更新為controller/target，和MIPI I3C規(guī)范保持一致。

二、總線速率

I2C總線按速率分為以下的模式：

可以發(fā)現(xiàn)，3.4Mbps以下的速率，I2C總線的傳輸都是雙向的，但是在UFm模式下變成單向傳輸。這種情況可以應(yīng)用在控制器發(fā)送數(shù)據(jù)給LCD屏幕驅(qū)動(dòng)，不需要回傳數(shù)據(jù)的場(chǎng)景。

除了UFm模式以外，其他的模式均是和更低速率模式兼容的。

1、Fast-mode/ Standard-mode

（1）SDA和SCL的時(shí)序是適配的；

（2）SDA和SCL的INPUT為了消除毛刺，集成了施密特觸發(fā)器（Schmitt trigger）；

（3）SDA和SCL的OUTPUT包含下降沿的斜率控制。（其實(shí)就是OD門只可通過配置調(diào)整下管的驅(qū)動(dòng)能力）

2、Fast-mode Plus

（1）總線拓?fù)渑cF/S-mode保持一致，速率向下兼容；

（2）Fm+設(shè)備可提供比F/S-mode更大的驅(qū)動(dòng)電流，從而實(shí)現(xiàn)更長(zhǎng)/更重負(fù)載的鏈路。

（3）當(dāng)總線上僅有Fm+設(shè)備時(shí)，更強(qiáng)的驅(qū)動(dòng)能力和更大的上升/下降容忍度，使得可以通過降速實(shí)現(xiàn)更重負(fù)載電容鏈路應(yīng)用。最小的LOW和HIGH電平時(shí)間需要滿足Fm+要求，上升時(shí)間不超過1us和下降時(shí)間不超過300ns。通過權(quán)衡總線速度和負(fù)載電容，可以提升最大負(fù)載電容的承受能力約10倍。

3、High-speed mode

（1）總線拓?fù)渑cF/S-mode、Fm+保持一致，速率向下兼容；

（2）為了實(shí)現(xiàn)3.4MBbps的通信速率，SCLH的OUTPUT使用了OD下拉+電流源上拉的組合電路，SDAH與其他保持一致；僅在Hs-mode模式下，僅有一個(gè)controller的電流源上拉會(huì)被使用；

（3）在Hs-mode的多控制器系統(tǒng)中，仲裁和時(shí)鐘同步不會(huì)使用，這能加速位處理的能力；

（4）Hs-mode controller發(fā)出的SCL波形高低電平時(shí)間比是1:2，進(jìn)而減輕了建立/保持的要求；

（5）Hs-mode controller可以在內(nèi)部集成一個(gè)bridge。在Hs-mode傳輸時(shí)將F/S-mode設(shè)備的SDA、SCL和Hs-mode設(shè)備的SDAH（high-speed serial data）、SCLH（high-speed serial clock）斷開。通過這種方式可以減小SDAH和SCLH總線上的負(fù)載電容，從而提高上升時(shí)間和下降時(shí)間；這個(gè)在下面的圖示可以非常直觀清晰的看到；

（6）SDAH和SCLH的INPUT集成了施密特觸發(fā)器；

（7）SDAH和SCLH的OUTPUT包含下降沿的斜率控制。

當(dāng)總線電容>100pF時(shí)，Rp可以被替換為外部電流源上拉，從而提高上升時(shí)間滿足要求。

Rs電阻作為可選項(xiàng)，用于保護(hù)IO接口不被過高毛刺打壞，并且可以優(yōu)化過沖震蕩。

4、Ultra Fast-mode

針對(duì)UFm，不過多展開學(xué)習(xí)了。需要注意的是，UFm模式下的I2C，USDA和USCL均是采用的Push-pull輸出，最高可達(dá)到5Mbps。

三、BIT/BYTE

接下來(lái)我們著重看下I2C的一些細(xì)節(jié)點(diǎn)，

首先就是I2C信號(hào)的采樣方式。I2C的數(shù)據(jù)有效性要求SDA數(shù)據(jù)線在SCL時(shí)鐘線高電平必須是穩(wěn)定的（也就是在SCL高電平采樣，不是邊沿采樣），SDA數(shù)據(jù)線的電平翻轉(zhuǎn)僅允許在SCL時(shí)鐘線低電平時(shí)，如下圖。

然后就是I2C總線的數(shù)據(jù)傳輸?shù)拈_始和結(jié)束特征，這個(gè)很簡(jiǎn)單。就是在SCL時(shí)鐘線高電平時(shí)，SDA數(shù)據(jù)線下降表示開始，SDA數(shù)據(jù)線上升表示結(jié)束，如下圖。S condition和P condition僅由控制器（也就是原master）發(fā)出，當(dāng)S condition發(fā)出后，總線則被占用。在P condition發(fā)出一定時(shí)間間隔后，總線會(huì)被認(rèn)為釋放。

再接著是I2C的byte格式，這里有很有趣的幾個(gè)點(diǎn)，這個(gè)就是OD門“線與”邏輯的有趣應(yīng)用了。詳細(xì)的圖示可以看底下的圖：

1、SDA數(shù)據(jù)線上的byte必須是8位長(zhǎng)，并且開頭一定是一個(gè)MSB（Most Significant Bit，這可不是你們以為嗶嗶）。當(dāng)transmitter發(fā)送完一個(gè)8位的byte后，會(huì)將SDA數(shù)據(jù)線釋放到高電平。然后receiver完整接收到這個(gè)8位byte后，將會(huì)在下一個(gè)（第9個(gè)）時(shí)鐘周期高電平來(lái)之前，將SDA數(shù)據(jù)線拉低到低電平（ACK信號(hào)）。通過這個(gè)方式告訴transmitter我接收到數(shù)據(jù)了。如果沒有成功接收到數(shù)據(jù)，或是數(shù)據(jù)不識(shí)別，那么在第9個(gè)時(shí)鐘周期高電平時(shí)，receiver需要釋放SDA數(shù)據(jù)線為高電平（NACK）。Controller若接收到NACK，則可以發(fā)出STOP condition結(jié)束數(shù)據(jù)傳輸或repeated START condition進(jìn)行新的數(shù)據(jù)傳輸。

2、當(dāng)target設(shè)備正在忙，沒空接收數(shù)據(jù)時(shí)，target可以將SCL時(shí)鐘線拉低，也就是我們說(shuō)的hold住SCL。這種情況下，controller會(huì)進(jìn)入等待模式。當(dāng)target忙完了，就可以釋放SCL時(shí)鐘線，然后才會(huì)進(jìn)行下一個(gè)byte的數(shù)據(jù)發(fā)送和接收。

I2C的數(shù)據(jù)傳輸是基于地址的，所以完整的一個(gè)I2C數(shù)據(jù)傳輸是包含7個(gè)地址位，1個(gè)讀寫位，再接著數(shù)據(jù)位和ACK位，如下圖。在S（START condition）后面緊接著的就是7位Addr和1位RW。

值得注意的是，由于Hs-mode下的SCLH的高低電平周期是1:2，所以Hs-mode的傳輸和F/S- mode有些許差異，下圖可以體現(xiàn)。

其實(shí)在學(xué)習(xí)I2C的時(shí)候，會(huì)有一個(gè)很容易迷惑的點(diǎn)，就是controller和target的關(guān)系，還有就是transmitter和receiver的關(guān)系。規(guī)范中對(duì)于這些的定義是如下

如果還是梳理不清楚，那么接下來(lái)的這段講解，應(yīng)該可以進(jìn)一步幫助理解

1、Controller-transmitter發(fā)送數(shù)據(jù)給targer-receiver。數(shù)據(jù)傳輸?shù)姆较虿恍枰兓瑃arget-receiver在接收到每個(gè)byte時(shí)需要反饋ACK。

2、Controller讀取target的數(shù)據(jù)，先由controller-tranmitter發(fā)送地址和讀位，當(dāng)target-receiver反饋ACK后，隨即調(diào)整方向。controller-tranmitter變?yōu)閏ontroller-receiver，target-receiver變?yōu)閠arget-tranmitter。第一個(gè)ACK信號(hào)由target在接收到地址后產(chǎn)生，后續(xù)的ACK均由controller產(chǎn)生。STOP condition（P）是在controller發(fā)出一個(gè)not-acknowledge（NACK）后，由controller發(fā)出STOP condition（P）。

3、還有一種混合格式（Combined format），在一次傳輸過程中，地址沒有變化，僅是傳輸方向有變化。那么只需要重發(fā)一次repeated START condition（Sr）和同樣的target地址，但是讀寫位翻轉(zhuǎn)。在controller-receiver發(fā)送repeated START condition前，會(huì)發(fā)送NACK。

為了支持更多的設(shè)備可以同時(shí)掛在I2C總線上，7-bit地址擴(kuò)展到了10-bit地址。7-bit/10-bit設(shè)備可以同時(shí)掛在一個(gè)I2C總線上。他們的區(qū)別就是，10-bit地址需要占用兩個(gè)byte才能完成地址的傳輸。

第一個(gè)byte規(guī)定為1111 0XXR/W

第二個(gè)byte則定為XXXX XXXX

這10個(gè)X組成了10-bit地址，R/W決定了讀寫方向。

寫方向與7-bit地址的模式類似，在完成兩個(gè)地址byte發(fā)送后，發(fā)送8位數(shù)據(jù)。

讀方向則和7-bit地址的Combined format有點(diǎn)類似，在完成兩個(gè)地址byte發(fā)送后，通過repeated START condition（Sr），再發(fā)送一次一個(gè)byte地址后（讀寫位需要配置為1 Read），開始反向讀取數(shù)據(jù)。這個(gè)時(shí)候不需要發(fā)第二個(gè)byte的地址，因?yàn)槠ヅ涞膖arget設(shè)備會(huì)記憶其被定位。若讀寫位配置為0 Write，則需要繼續(xù)發(fā)送第二個(gè)byte的地址去進(jìn)行配對(duì)。

Hs-mode和F/S-mode的傳輸格式也有少許區(qū)別

四、電氣約束和時(shí)序約束（瘋狂的貼圖時(shí)間）

1、S-/F-/Fm+設(shè)備約束

設(shè)備需要滿足其最高速率，但是通過時(shí)鐘同步，stretch SCL的低電平的方式，可以實(shí)現(xiàn)降速。

2、Hs-mode設(shè)備約束

一般意義上的START condition（S）在HS-mode中不存在，而是以repeated START condition（Sr）開頭。地址位、讀寫位、ACK位及數(shù)據(jù)位的時(shí)序都是一樣的，但是第一個(gè)SCLH的上升時(shí)間很特殊地放寬了。由于ACK后的第一個(gè)SCLH，上升沿是靠外部上拉電阻提供的驅(qū)動(dòng)能力（第一個(gè)SCLH的時(shí)候，內(nèi)部上拉電流源未開通工作）。

通過內(nèi)部依次產(chǎn)生的100ns高電平和200ns低電平，Hs-mode controller滿足外部3.4MHz的時(shí)序要求（包含上升/下降時(shí)間）。因此，Hs-mode controller可以采用10MHz基頻或倍頻來(lái)產(chǎn)生SCLH信號(hào)。

對(duì)于Hs-mode來(lái)說(shuō)，時(shí)序要求也與總線上負(fù)載電容相關(guān)。當(dāng)總線負(fù)載電容小于100pF時(shí)，總線可能可以運(yùn)行在最高3.4Mbps速率下。當(dāng)負(fù)載電容持續(xù)增大時(shí)，比特率會(huì)開始逐步降低。當(dāng)總線負(fù)載電容等于400pF時(shí)，則能達(dá)到的最高速率應(yīng)該是1.7Mbps。總線負(fù)載電容在100-400pF之間的，則時(shí)序參數(shù)需要線性的插值。

SDAH和SCLH的上升/下降時(shí)間與其在傳輸線上的最大傳播時(shí)間一致，以防止末端開路反射。

I2C的鏈路時(shí)序計(jì)算一般風(fēng)險(xiǎn)較低。按照3.4MHz計(jì)算，一個(gè)周期大概是300ns。假定PCB的板材是FR4，DK 4.5，這樣換算下來(lái)那么1ns大概是5.57inch走線的時(shí)延。且SDA的電平翻轉(zhuǎn)動(dòng)作是在SCLH低電平期間，也就是200ns這段，可以等效約1000多inch，已經(jīng)遠(yuǎn)遠(yuǎn)超出可能的應(yīng)用場(chǎng)景了。

這般梳理下來(lái)，小P覺得I2C的基本應(yīng)用，配合做SI分析已經(jīng)是足夠了。如果說(shuō)后面遇到需要進(jìn)一步學(xué)習(xí)的時(shí)候，再補(bǔ)充了。