為什么單片機(jī)內(nèi)置時(shí)鐘源不經(jīng)過(guò)pll也可以分頻?
單片機(jī)內(nèi)置時(shí)鐘源不經(jīng)過(guò)PLL也可以實(shí)現(xiàn)分頻,原因在于單片機(jī)內(nèi)置時(shí)鐘源自帶分頻器,可以通過(guò)軟件設(shè)置分頻系數(shù)來(lái)控制內(nèi)部時(shí)鐘頻率。
在單片機(jī)內(nèi)部,通常會(huì)集成一個(gè)晶振或者振蕩器作為時(shí)鐘源,該時(shí)鐘源會(huì)被一個(gè)精密的計(jì)數(shù)器控制,并使用內(nèi)部或者外部的分頻器將計(jì)數(shù)器的輸出頻率降低到所需的頻率水平。這種內(nèi)置分頻器通常可以不依賴于PLL,就可以實(shí)現(xiàn)分頻工作。
在單片機(jī)內(nèi)部的時(shí)鐘源中,一般會(huì)采用分頻器來(lái)控制時(shí)鐘頻率。分頻器就是將時(shí)鐘頻率按一個(gè)固定的比例進(jìn)行除法運(yùn)算,得到所需的時(shí)鐘頻率。分頻因子可以通過(guò)設(shè)定某個(gè)寄存器的值來(lái)實(shí)現(xiàn)。
比如,對(duì)于一個(gè)24 MHz的時(shí)鐘源,我們希望得到1 MHz的時(shí)鐘,就可以使用一個(gè)24分頻器來(lái)進(jìn)行分頻,使得輸出頻率降低到1 MHz的水平。對(duì)于一些高速設(shè)備,可以通過(guò)連接多個(gè)分頻器來(lái)得到更低頻率的輸出。
總的來(lái)說(shuō),單片機(jī)內(nèi)置時(shí)鐘源可以通過(guò)內(nèi)部分頻器實(shí)現(xiàn)分頻,不需要自帶PLL。這種技術(shù)可以幫助開(kāi)發(fā)人員在一定程度上簡(jiǎn)化硬件設(shè)計(jì),降低成本,提高可靠性。同時(shí),還可以通過(guò)軟件簡(jiǎn)單地控制分頻比例,適應(yīng)不同的應(yīng)用場(chǎng)景和需求。
-
單片機(jī)
+關(guān)注
關(guān)注
6076文章
45495瀏覽量
670355 -
pll
+關(guān)注
關(guān)注
6文章
982瀏覽量
138173 -
計(jì)數(shù)器
+關(guān)注
關(guān)注
32文章
2316瀏覽量
98180 -
時(shí)鐘源
+關(guān)注
關(guān)注
0文章
110瀏覽量
16755
發(fā)布評(píng)論請(qǐng)先 登錄
LMK01801雙時(shí)鐘分頻緩沖器:高精度時(shí)鐘解決方案
時(shí)鐘樹(shù)解析
PLL1708雙PLL多時(shí)鐘發(fā)生器技術(shù)文檔總結(jié)
?PLL1707/PLL1708 雙PLL多時(shí)鐘發(fā)生器技術(shù)文檔總結(jié)
CDCE925 可編程 2-PLL VCXO 時(shí)鐘合成器技術(shù)手冊(cè)
CDCE937 可編程 3-PLL VCXO 時(shí)鐘合成器技術(shù)手冊(cè)
為什么使用以下命令初始化系統(tǒng)時(shí)鐘源時(shí),HCLK的時(shí)鐘源無(wú)法切換到PLL?
Analog Devices Inc. ADF4382x小數(shù)N分頻鎖相環(huán) (PLL)數(shù)據(jù)手冊(cè)
集成整數(shù) N 分頻 PLL 和 VCO 的 350-5000 MHz 寬帶接收混頻器 skyworksinc
ADF4001 200MHz時(shí)鐘發(fā)生器PLL技術(shù)手冊(cè)
ADF4150小數(shù)N/整數(shù)N分頻PLL頻率合成器技術(shù)手冊(cè)
AD9573 PCI-Express時(shí)鐘發(fā)生器IC,PLL內(nèi)核,分頻器,兩路輸出技術(shù)手冊(cè)
AD9572光纖通道/以太網(wǎng)時(shí)鐘發(fā)生器IC,PLL內(nèi)核,分頻器,7路時(shí)鐘輸出技術(shù)手冊(cè)
AD9577帶雙路PLL、擴(kuò)頻和余量微調(diào)功能的時(shí)鐘發(fā)生器技術(shù)手冊(cè)
AD9576雙通道PLL、異步時(shí)鐘發(fā)生器技術(shù)手冊(cè)
為什么單片機(jī)內(nèi)置時(shí)鐘源不經(jīng)過(guò)pll也可以分頻?
評(píng)論