硬件仿真器被稱之為EDA工具皇冠上的明珠，其地位十分重要。近日，國內EDA廠商芯華章正式發布硬件仿真系統樺敏HuaEmu E1，是國內首臺可滿足150億門以上芯片應用系統的驗證容量的產品。至此，芯華章搭建完整的全流程數字前端驗證EDA工具平臺。

HuaEmu E1三大核心優勢

樺敏HuaEmu E1基于自主研發，實現多項國內驗證技術突破，具備大規模可擴展驗證容量、自動化實現工具、全流程智能編譯、高速運行性能以及強大的調試能力，從而極大助力軟硬件協同開發，提升系統級創新效率，賦能高性能計算、GPU、人工智能、智能駕駛、無線通信等各種應用領域的開發。在發布會上，芯華章研發副總裁顏體儼博士對樺敏HuaEmu E1的特性做了詳細解讀。



大容量

樺敏HuaEmu E1支持超過150億門級的容量，支持目前世界上最高階、最復雜的芯片。既能夠對單一芯片驗證，又能夠進行幾個芯片的系統級驗證。另外，在驗證芯片時，客戶可以利用E1的容量將周邊的環境直接在E1中實現，譬如可以用E1來提供足夠的存儲容量。

驗證同一個芯片時，一個芯片設計團隊會有很多位的芯片驗證工程師，需要同時執行許多的芯片測試，或者驗證芯片中不同的模塊。E1可以同時支持最高128個用戶使用不同的資源，資源的顆粒度可以以2,000萬門為單位。基于relocation的能力，不同的使用者可以快速的切換，不需要重新編譯，直接移轉，這種高效率的使用，也可以支持以后芯華章EDA 2.0云原生的系統。

高性能

以Emulation的執行速度來看，如果一個客戶只用到8000門的容量，E1最高的執行速度可以達到10兆赫。如果客戶用從8,000萬門到3.2億門，E1最高可以跑到5兆赫，如果超過3.2億門，E1最高可以跑到一兆赫。

E1內部有快速低延遲的連接，從前端到后端有非常高效的編譯流程，E1中對稱的互聯結構，也使得后端的partition能夠更快速的完成。

調試能力

芯片驗證過程最花時間的通常是定位問題并解決之，那么強大的調試能力對硬件仿真顯得非常重要。



E1能夠讓使用者讀取或看到波形，同時可以看到RTL SystemVerilog的里面所有的訊號，它可以取出無限深度的波形，還具有精準的觸發功能。

E1能夠支持各種驗證的方法。E1連接到物理上的真實場景，比如一個GPU用在電玩上時，可以把E1直接連到遙感，另一邊連到高清電視。當芯片的RTL完成之后，即使還沒有做綜合布局布線，就可以馬上開始玩游戲。

又以虛擬主機混合仿真為例，驗證手機上的APP或者PC的 devicedriver能否與芯片共同工作，需要依賴虛擬主機的功能，它可以模擬各種操作系統，測試軟件在不同操作系統下如何跟芯片共同工作。當芯片驗證的過程中，可以把一些資料寫在存儲上，當驗證完以后，把這個資料與標準的預設數據相比較。既可以讀取任何信號，也可以調配數值和驗證環境，模擬各種狀況。此外，如果物理模型不方便建構，同時有C++模型所制造的虛擬仿真環境，E1能夠提供高速與主機互聯的通道來進行驗證。

對于有波形產生的功能，顏體儼談到波形產生要滿足幾個條件，第一個全信號可見，第二個要有足夠的深度、足夠長的波形時間。第三個要高效運行，不把執行速度減低太多。第四個要減低資源的消耗。E1有很多功能，經過靈活的搭配使用，可以滿足以上各種的要求，并且隨著觸發的功能共同使用，可以在運行之間隨時換擋，先高速運行到某一種條件之下，再慢下來捕捉更多的波形信號，接著再全速前進。

E1還能夠提供遠程控制功能，E1的風扇散熱可以根據溫度的高低自動調節轉速，自動監測電壓溫度等等環境。

進一步來說，樺敏HuaEmu E1由研發團隊從頭設計，與芯華章其他的驗證產品比如GalaxSim、GalaxFV、FusionDebug使用相容的數據庫，產生的波形使用統一的標準，通過FusionDebug可以觀看波形，并分析E1跑出來的結果。

芯華章首席技術官傅勇認為：“HuaEmu E1的發布，標志芯華章徹底搭建了完整的全流程數字驗證平臺，能夠支持超大容量芯片設計完成系統級驗證，并有能力進行深度調試。基于芯華章智V驗證平臺提供的統一底層框架、統一覆蓋率數據庫和調試系統，我們圍繞HuaEmu E1的大容量、高性能與強大調試能力，針對系統應用創新，如智能網聯汽車、高性能計算中心、大算力芯片和系統的軟硬件開發等，打造了豐富、高效的定制化系統級敏捷驗證技術解決方案，可以幫助用戶大大提高驗證效率，降低研發成本的同時，極大提高產品的創新效率。”

目前，HuaEmu E1已交付多家國內頭部芯片設計和系統級用戶使用，獲得實際項目部署。

不斷完善驗證產品線，助力國產EDA發展

芯華章資深產品和業務規劃總監楊曄表示，E1產品的發布意味著芯華章已經正式進入硬件仿真器市場，硬件仿真器要做成芯華章一個拳頭產品，能獲得用戶的認可，并繼續擴張產品方案，逐步地去對標產品線更加完整的國際大廠。

面對當前全球半導體的發展形勢，芯華章首席市場戰略官謝仲輝表示，盡管全球半導體發展受到多重因素的影響，但哪怕是Synopsys、Cadence等公司在過去多年芯片產業的起起伏伏中，仍然保持著比較好的業績。畢竟越是低迷不景氣的時候，越需要創造新的產品刺激增長。算力芯片就是當前關注度最高的領域之一。



楊曄補充道，以GPU來看，英偉達主流GPU已經達到100多億門的規模，就必須要有高性能的硬件仿真器。并且主機與GPU放在一個系統里去仿真就需要驗證方案的支持。這不僅是一臺硬件，而是仿真客戶的整個系統。因此，算力芯片的設計更加需要硬件仿真器的助力。

EDA技術發展也在與時俱進，芯華章提出EDA2.0時代降低EDA工具使用門檻，讓芯片設計更普惠。對此，謝仲輝談到，芯華章研究院正在做一些課題，例如將人工智能導入形式驗證，用大語言模型或直接用母語轉成systemverilog 語言驅動EDA工具，又或者利用AI以數據而不只是看波形來進行調試，還有EDA支持原生云以此靈活提供新的業務模式等等。

據了解，芯華章主要布局在數字前端驗證，目前也有部分的工具已經涉及到后端，逐漸拓展產品線，形成更強的系統能力。對于國產EDA企業間的合作也秉持開放態度，謝仲輝表示芯華章主要做數字驗證，團隊規模在500多人，華大九天也有六七百人的規模，國內EDA企業在各自領域做專做深，再以接口開放標準做融合，流程打通，能發揮國產EDA企業的合力。關于國產FPGA的合作，謝仲輝也表示大容量高性能FPGA有助EDA硬件性能更優，最終賦能編譯器和軟件。我們也非常關心國產FPGA的進度，積極推動合作。