国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一個高效的現代EDA仿真驗證流程

芯片驗證工程師 ? 來源:芯片驗證工程師 ? 作者:芯片驗證工程師 ? 2023-04-13 09:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

下圖是一個典型的EDA仿真驗證環境,其中主要的組件就是激勵生成檢查覆蓋率收集

這三者缺一不可。

efdcf512-d97b-11ed-bfe3-dac502259ad0.png

激勵生成是我們驗證環境的第一個關鍵組件,用于驅動DUT到一個預期的狀態。

在DUT正在處理激勵以及完成激勵處理之后我們需要實時的或者離線的checker機制來確保芯片按照預期行為工作。

覆蓋率是最終的量化機制、也可以理解為激勵的反饋機制。我們不斷地激勵著DUT,同時也在進行檢查,整個過程中通過覆蓋率的量化來反饋驗證工程師有沒有驗證完成?哪里還需要繼續驗證?

下圖是覆蓋率反饋到激勵,以及表明驗證是否完成的一個流程。在這個流程中,我們不斷地根據覆蓋率調整激勵發送的隨機機制,直到只剩幾個邊界場景很難覆蓋到,我們再構造定向用例

f00588b0-d97b-11ed-bfe3-dac502259ad0.png

這是一個比較高效的現代EDA仿真驗證流程,整個流程中激勵生成、檢查機制和覆蓋率量化都需要保證完備性。

完備的激勵+完備的檢查機制+完備的覆蓋率量化才能夠獲得有信心的驗證結果,缺一不可。另外,這三者中的任何一個做到絕對的完備就是非常難的。

如果覆蓋率完備了,也可以保證激勵的完備。如果發現用例構造過程非常困難,大概率是驗證環境架構的不合理。要么趨向于定向用例,你需要維護非常多的sequence,經常一個需求會讓你改動多個sequence;要么趨向完全隨機,可控性比較差。這兩個情況都降低驗證效率。

checker是必須要保證完備的,否則就算你激勵覆蓋到了某個場景,你也識別不出來問題。驗證的重點是發現所有的bug,然后才是盡可能地保證激勵完備性。如果非要分個優先級,個人覺得checker的完備要高于激勵的完備。因為如果你遺漏了某個bug,更上層的驗證環境也許可以通過集成你的checker來發現問題。

覆蓋率也非常重要。否則就是在黑暗中胡亂開槍射擊,你不知道去過哪里,也就不知道后面要往哪里去了

保證激勵、檢查和覆蓋率的完備,全部都是難點。



審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • eda
    eda
    +關注

    關注

    72

    文章

    3113

    瀏覽量

    182892
  • EDA仿真技術
    +關注

    關注

    0

    文章

    5

    瀏覽量

    5564
  • DUT
    DUT
    +關注

    關注

    0

    文章

    194

    瀏覽量

    13450

原文標題:驗證環境中的激勵、檢查和覆蓋率

文章出處:【微信號:芯片驗證工程師,微信公眾號:芯片驗證工程師】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    更快抵達終點線:Questa One如何加速整體仿真周轉時間

    摘要與議程摘要QuestaOneSim平臺的SmartCompile日漸成為戰略性解決方案,可顯著縮短從初始編譯到最終仿真的整體驗證周期,提供整套高效工具,大幅縮短
    的頭像 發表于 02-11 11:29 ?375次閱讀
    更快抵達終點線:Questa One如何加速整體<b class='flag-5'>仿真</b>周轉時間

    【「芯片設計基石——EDA產業全景與未來展望」閱讀體驗】跟著本書來看EDA的奧秘和EDA發展

    明兩張圖可以說明 后面也介紹了什么是EDA些基礎內容比如介紹了EDA工作流程, 以及各流程所需要的
    發表于 01-21 22:26

    【「芯片設計基石——EDA產業全景與未來展望」閱讀體驗】+ 芯片“卡脖子”引發對EDA的重視

    設計師與芯片制造的橋梁,在現代芯片設計的整個過程中都發揮著至關重要的作用,是實現高性能、低功耗、高可靠性設計的重要保障。1.EDA以強大的自動化能力,顯著縮短設計周期,提升芯片設計效率;通過仿真
    發表于 01-20 20:09

    【「芯片設計基石——EDA產業全景與未來展望」閱讀體驗】--EDA了解與發展概況

    的技術體系,旨在通過計算機軟件來輔助或完全自動化地完成集成電路從概念構思到最終產品實現的整個流程EDA技術分為工藝設計、泛模擬化合物、數字邏輯設計與驗證、物理實現、晶圓制造和封裝6
    發表于 01-19 21:45

    【「龍芯之光 自主可控處理器設計解析」閱讀體驗】--LoongArch的SOC邏輯設計

    編譯和仿真工具,廣泛應用于硬件設計和驗證領域。 Verdi是種先進的交互式調試和仿真分析工具,也由Synopsys公司開發,為設計工程師提供了強大的功能和直觀的用戶界面,幫助他們更
    發表于 01-18 13:45

    西門子EDA與Arm攜手合作加速系統設計驗證進程與軟件啟動

    對芯片設計而言,加速產品的上市流程至關重要。為此,西門子EDA與Arm攜手合作,為Arm的合作伙伴提供了系列基于Arm Neoverse CSS與Arm Zena CSS平臺的驗證
    的頭像 發表于 12-19 09:06 ?672次閱讀
    西門子<b class='flag-5'>EDA</b>與Arm攜手合作加速系統設計<b class='flag-5'>驗證</b>進程與軟件啟動

    跨越“仿真到實車”的鴻溝:如何構建端到端高置信度驗證體系?

    01引言隨著自動駕駛功能復雜度的指數級增長,單純依賴道路測試進行驗證的成本高昂、周期漫長且無法窮盡所有可能的邊緣場景。仿真測試因此成為研發流程中不可或缺的環,它能夠以低成本、
    的頭像 發表于 12-05 17:50 ?1043次閱讀
    跨越“<b class='flag-5'>仿真</b>到實車”的鴻溝:如何構建端到端高置信度<b class='flag-5'>驗證</b>體系?

    AI+EDA如何重塑驗證效率

    “AI+EDA”如何重塑驗證效率以及客戶應用成果。 驗證自動化應該是每個驗證工程師的終極夢想,這不僅意味著效率的提升,更代表著可以將工程師從重復繁重的手工任務中解放出來,將創造力聚焦于
    的頭像 發表于 12-04 10:52 ?2863次閱讀
    AI+<b class='flag-5'>EDA</b>如何重塑<b class='flag-5'>驗證</b>效率

    Wisim DC電源完整性EDA物理驗證仿真工具介紹

    Wisim DC是高效、高性能的平臺級電源完整性EDA物理驗證仿真工具。可快速診斷IC封裝和系統級板圖內的設計缺陷和電源管理風險,通過定
    的頭像 發表于 09-26 15:57 ?621次閱讀
    Wisim DC電源完整性<b class='flag-5'>EDA</b>物理<b class='flag-5'>驗證</b><b class='flag-5'>仿真</b>工具介紹

    華大九天物理驗證EDA工具Empyrean Argus助力芯片設計

    在芯片設計的流片之路充滿挑戰,物理驗證EDA工具無疑是這“最后公里”關鍵且不可或缺的利器。它通過設計規則檢查、版圖與原理圖致性驗證等關鍵
    的頭像 發表于 07-03 11:30 ?3519次閱讀
    華大九天物理<b class='flag-5'>驗證</b><b class='flag-5'>EDA</b>工具Empyrean Argus助力芯片設計

    EDA是什么,有哪些方面

    EDA(Electronic Design Automation,電子設計自動化)是種基于計算機軟件的電子系統設計技術,通過自動化工具和算法輔助完成電路設計、驗證、制造等全流程。以下
    發表于 06-23 07:59

    電磁環境仿真驗證系統軟件

    電磁環境仿真驗證系統軟件
    的頭像 發表于 04-29 16:59 ?1056次閱讀
    電磁環境<b class='flag-5'>仿真</b>與<b class='flag-5'>驗證</b>系統軟件

    芯華章以AI+EDA重塑芯片驗證效率

    近日,作為國內領先的系統級驗證EDA解決方案提供商,芯華章分別攜手飛騰信息技術、中興微電子在IC設計驗證領域最具影響力的會議DVCon China進行聯合演講,針對各個場景下驗證中的“
    的頭像 發表于 04-18 14:07 ?1737次閱讀
    芯華章以AI+<b class='flag-5'>EDA</b>重塑芯片<b class='flag-5'>驗證</b>效率

    西門子EDA助力提升IC設計驗證效率

    本文將簡要概述使用 S-Edit 原理圖輸入環境的前端流程,然后更詳細地描述 Analog FastSPICE (AFS) 平臺仿真器以及使用該仿真器進行基本放大器設計驗證的步驟。
    的頭像 發表于 03-10 14:35 ?1888次閱讀
    西門子<b class='flag-5'>EDA</b>助力提升IC設計<b class='flag-5'>驗證</b>效率

    IC驗證云平臺優勢明顯,這家本土EDA公司如何御風先行?

    部署方式為降低成本提供了有效途徑;產業協作方面,云平臺打破地域限制,極大促進了 EDA 生態的協同發展。 隨著半導體制造工藝不斷精進,驗證已成為 IC 設計的瓶頸,而 IC 驗證云平臺成為關鍵突破口。為助力 IC 設計工程師加速
    的頭像 發表于 03-10 08:44 ?2841次閱讀
    IC<b class='flag-5'>驗證</b>云平臺優勢明顯,這家本土<b class='flag-5'>EDA</b>公司如何御風先行?