12 月 26 日至 27 日，中國集成電路設計業 2022 年會暨廈門集成電路產業創新發展高峰論壇(ICCAD 2022)在廈門國際會展中心隆重召開，本次年會以“共創新發展，聚焦芯未來”為主題，深入探討新形勢下集成電路產業發展以及未來集成電路設計業面臨的機遇和挑戰。

在這場壬寅歲末的行業盛會上，Cadence(楷登電子)也帶來了兩場重量級演講，集中分享了其對前沿趨勢的洞察及業務布局。

26 日下午的高峰論壇上，Cadence 亞太及日本地區 IP 與生態系統銷售群資深總監陳會馨發表了題為《但盡己力 成就未來》的主旨演講。

演講中，陳會馨首先向與會嘉賓分享了 Cadence 在 2022 年三個比較“特別”的動作：

與 F1 邁凱倫車隊達成戰略合作協議，向后者提供 CFD 工具用于賽車氣動設計;

收購數字孿生廠商 Future Facilities，布局數據中心散熱建模與仿真;

收購生物仿真廠商 OpenEye，切入計算輔助藥物設計賽道;

陳會馨指出，受人工智能、大數據、5G、自動駕駛、物聯網、生命科學等新興技術對傳統產業加速滲透改造的帶動，全球半導體產業規模近年持續快速增長，EDA 市場也有望在 2020-2026 年實現體量翻番。

創新應用需求使芯片針對特定場景的優化愈發重要，系統產品本身的發展也正跨越硬件與軟件、模擬與數字、電氣與機械的邊界，并向智能化的方向演進，由此驅動著系統公司越來越多開始設計自己的芯片，而半導體公司越來越需要提供完善的軟件開發工具與接口，實現其最終產品的差異化。

基于對技術潮流的洞察，陳會馨表示 Cadence 已明確了數據分析、系統設計和芯片設計三大戰略重點，將在數據中心、航太、自動駕駛、工業自動化等新興產業做更多的戰略部署。打造從 IP、芯片、PCB 到系統的端到端解決方案，以滿足苛刻的設計要求并交付出色產品，在陳會馨看來，這一戰略又可被分解為卓越設計、系統創新、普適智能三大支柱戰略。

正如陳會馨所強調的，Cadence “首先還是一家 EDA 公司”，因此卓越設計正是旨在提供從 IP 組合到流片后確認(Validation)的完善設計工具及可擴展的云計算資源，幫助芯片設計團隊開發面向特定應用場景的高性能計算核心，高效完成復雜 IC 設計中的功能劃分(Partition)和布局布線綜合優化，實現 IC/SoC 的上佳 PPA 表現，并能在這一過程中以更少的資源和更高的質量按時完成復雜 IC 設計項目。

系統創新，則是旨在擴展傳統 EDA 功能，賦能完整電子系統設計與仿真優化，將信號完整性、電磁和電熱分析從芯片和封裝擴展到 PCB、模組乃至完整系統，并引入 FEM/CFD 等多物理場分析工具，在保障安全性的基礎上實現系統軟硬件協同優化，大幅精簡執行系統分析、早期開發和安全驗證的工作量和時間。陳會馨還特別提到，Cadence 在當下方興未艾的 3D-IC 微系統領域，也已經推出一系列設計、仿真、簽核工具。

普適智能，則是陳會馨認為三大戰略中“最重要的一點”，在她看來，電子系統設計中智能技術的應用包括了設計流程和設計工具的智能化，除了將 AI/ML 技術引入傳統電子設計工具、設計流程，Cadence 還可提供豐富的 NPU/DSP 等 IP 組合，賦能智能系統和功能的實現，設計團隊可以通過創建專門的處理器來優化目標數據集算法，管理智能系統中固有的大規模并行和高吞吐量特性，為預期的工作負載設計高性能產品，并有效減少設計和實施所需的周期。

陳會馨還表示，在數據與算力需求爆發、芯片設計成本與復雜度抬升等因素影響下，計算軟件正出現融合發展的趨勢，憑借在計算軟件方面積累的深厚專業知識，Cadence 在新的潮流中具有良好的競爭身位，并已經著力回應上述變化，提出了智能系統設計(Intelligent System Design)戰略，陳會馨具體解讀稱，智能系統設計一方面將繼續強化 Cadence 在 EDA/IP 領域優勢地位，另一方面也會依托其計算軟件質量、優化等方面核心能力向系統設計擴展，并積極推動 EDA 上云。

27 日上午的專題論壇上，Cadence 驗證產品經理許克龍帶來了題為《基于 FMEDA 的功能安全全流程解決方案》的技術分享。

許克龍表示，選擇 FMEDA 這一主題，源于與客戶交流中感受到的共性需求，隨著車規芯片市場爆發，眾多新團隊紛紛開始布局車規芯片，工程師對功能安全的概念都非常清晰，但 ISO26262 標準與功能安全設計、驗證實踐之間還存在一定脫節。

正是基于對行業痛點的洞察，Cadence 已推出 Midas 平臺，由 FMEDA(失效模式影響和診斷分析)驅動整個 EDA 工具鏈，可望有效破解這一問題。

許克龍指出，車規芯片對質量、可靠性有極高要求，為了避免芯片硬件老化、隨機錯誤乃至黑客攻擊等導致的單點故障和系統失效，必須引入功能安全認證，在他看來，傳統 FMEA(失效模式與影響分析)方法學主要聚焦于系統層面，而 FMEDA 則切入到了 SoC 和 RTL、門電路設計與功能驗證層面。

根據許克龍介紹，Cadence 推出的 Midas 平臺有這樣幾大特色：

貫徹 FMEDA 的模擬、數字芯片設計完整工作流;

支持早期架構探索與安全性分析，預判關鍵參數;

自動化安全機制注入與驗證(verification);

與設計完美融合，基于原生設計數據實現高精度安全性分析;

支持 USF 格式;

支持 ISO26262 和 IEC61508 兩大標準;

在 Midas 平臺，IC 設計團隊可以調用豐富的 Cadence 設計、驗證工具，如綜合工具 Genus、實現工具 Innovus、一致性比對工具 Conformal 等。

隨后，許克龍以一個簡化的示例，具體展示了 Midas 平臺由 FMEDA 驅動的分析流程，在定義項目所用器件、工藝后，Midas 平臺可對基本失效率(BFR)進行預估，隨后定義目標器件失效模式，在此基礎上，具體的 IP 設計 RTL 可以通過簡單的鼠標拖拽與 FMEDA 層次完成映射關聯(Mapping)，進行精準的故障仿真，仿真結果會以表格的形式呈現在圖形界面中，能否“過標”一目了然，IP 功能安全數據通過自下而上合并，可進一步形成 SoC 級別結果。

許克龍還透露，Midas 平臺可以在三個不同維度進行功能安全分析，首先是架構級，使用者可以通過預估的診斷覆蓋率(DC)等關鍵參數，進行較高層次上概略的功能安全分析;而在 RTL 設計數據形成后，可以進行更為精細的安全分析;最終實際跑完故障仿真，可以得到高精度 DC 值等參數，進行精準的功能安全分析。

介紹中，許克龍還著重談到了 Midas 平臺的驗證管理工具 vManager，功能安全仿真中，往往一個很小的模塊在注入錯誤后也會產生成千上萬個故障，因此需要功能強大的管理工具，vManager 除了能夠管理海量注錯數據，也會收集所有故障仿真之后的診斷覆蓋率，提取關鍵數據進行整合并反標回 FMEDA，vManager 還支持原有功能仿真驗證環境、腳本的復用，無需重新開發，對于 test case，vManager 也可以實現排序，根據效率高低進行優化和裁減，并自動調用 Cadence 各類驗證引擎。

在介紹了 Midas 平臺主要特性后，許克龍指出這一平臺不僅支持數字和模擬 Full-flow，而且也是全自動調用，非常高效且兼具靈活性。除了數字功能安全驗證之外，多樣化的 IC 設計也可能涉及模擬和數字混合的場景，需要專門工具的輔助。在 Midas 平臺都將不再是難題。

審核編輯：湯梓紅