嵌入式源漏選擇性外延是指在 MOS 晶體管的源漏區域，選擇性地外延生長一層原位摻雜的半導體單晶層（如摻雜的單晶硅或鍺硅）。這也是單軸應變（Uniaxial Strain） 的應用實例。因為使用嵌入式源漏工藝可以使得 MOS 場效應晶體管性能顯著提升，包括開態電流的增大和開關速度的增加，故被廣泛用于邏輯集成電路 65nm 以下技術節點。目前在集成電路工業中，對于p-MOS 場效應晶體管，嵌入式源漏工藝一般是指在源漏區域外延生長一層p型摻雜（如硼等）的單晶鍺硅 SiGe；而對于 n-MoS 場效應晶體管，一般是指指在源漏區域外延生長一層n型摻雜（如磷、砷等）的單晶硅 Si 或碳化硅 SiC。

通常，選擇性外延是在低溫下進行的。降低外延生長溫度的一個方法是降低工藝過程中的壓力，目前減壓的外延生長是在 40~100Torr 壓力下操作的，所需的工藝溫度約為 1000℃。當工藝壓力進一步降低到 0.01-0.02Torr 時，操作的溫度可以降低到 750~800°C。產生的應力大小除了與工藝參數和鍺等雜質濃度的分布有關，還與鍺硅與溝道不同的相對位置密切相關。

源漏選擇性外延一般采用氮化硅或二氧化硅作為硬掩模遮蔽層，利用刻蝕氣體抑制遮蔽層上的外延生長，僅在曝露出硅的源漏極區域實現外延生長。源漏選擇性外延工藝一般包括外延前預清洗、外延 SiCoNi 清洗、原位氫氣烘焙、選擇性外延生長4個步驟。外延前預清洗一般在酸槽中進行，采用氫氟酸 （HF）和 RCA 清洗表面氧化層和雜質；外延 SiCoNi 清洗用于去除自然氧化層；原位氫氣烘焙進一步降低硅片表面的氧原子、碳原子含量；選擇性外延生長，即利用化學氣相外延方法，通入反應氣體源，包括硅源（如 SiH4、SiH2CL2、Si2H6等）、鍺源（GeH4）、刻蝕氣體 （HCl、Cl2）、載流氣體（H2、N2）等，在硅片表面通過氣相化學反應生長外延層。

對于 p-MOS 器件的嵌入式鍺硅工藝，利用鍺、硅晶格常數的不同，在源漏區域外延生長鍺硅（晶格常數大于硅）后，在MOS 器件的溝道區會產生單軸壓應力，可以提升p-MOS 器件的空穴遷移率。在嵌入式鍺硅外延工藝開發中，一方面應通過外延工藝的優化提高鍺硅的鍺含量和增大原位摻雜濃度，以獲得更高器件性能；另一方面還需要注意控制外延生長過程中產生的各種缺陷，如生長不均、晶格缺陷（如位錯、堆疊缺陷）等。另外，隨著技術的發展，器件結構的變化，嵌入式鍺硅外延工藝也發生著相應的變化。早期平面 MOS 器件中嵌入式鍺硅外延傾向于采用∑形狀的結構，而隨著三維器件 FinFET 的出現，鍺硅外延更傾向于采用“U”形結構的源漏。

對于n-MOS 器件，源漏選擇性外延技術主要包括在源漏區域摻雜硅外延生長和摻雜碳化硅外延生長兩種技術。在n-MOs 器件中，通過摻雜硅在源漏區域的外延生長，可以提升源漏區域的硅表面水平位置，從而降低寄生電阻和后續硅化物產生的穿刺缺陷。為了進一步提升器件的性能，源漏外延 SiC 技術被提出，即在n-MOs 器件的源漏區選擇性外延 SiC。 由于 SiC 晶格常數小于硅，將在n-MOS溝道區產生單軸張應變，從而可以提高溝道電子的遷移率。但在實際工藝中，由于碳和硅的晶格常數相差較大，源漏外延 SiC 會導致出現外延缺陷過多、應力釋放等問題，因此該技術尚需進一步研發。

審核編輯 ：李倩