集成電路制造工藝一般分為前段（Front End of Line, FEOL）和后段（Back End of Line, BEOL）。前段工藝一般是指晶體管等器件的制造過程，主要包括隔離、柵結構、源漏、接觸孔等形成工藝。后段工藝主要是指形成能將電信號傳輸到芯片各個器件的互連線，主要包括互連線間介質沉積、金屬線條形成、引出焊盤（Contact）制備工藝為分界線。

接觸孔是為連接首層金屬互連線和襯底器件而在硅片垂直方向刻蝕形成的孔，其中填充鎢等金屬，其作用是引出器件電極到金屬互連層；通孔（Via）是相鄰兩層金屬互連線之間的連接通路，位于兩層金屬中間的介質層，一般用銅等金屬來填充。

為了提高晶體管性能，45nm/28nm以后的先進技術節點采用了高介電常數柵介質及金屬柵極（High-k Metal Gate，HKMG）工藝，在晶體管源漏結構制備完成后增加替代金屬柵（Replacement Metal Gate,RMG）工藝及局部互連（Local Interconnect）工藝。這些工藝介于前段工藝與后段工藝之間，均為傳統工藝中未采用的工藝，因此稱為中段（Middle of Line,MOL)工藝。

廣義的集成電路制造還應包括測試、封裝等步驟。相對于測試和封裝，元器件和互連線制造均為集成電路制造的前一部分，統稱為前道（Front End）工序，而測試和封裝則稱為后道（Back End）工序。圖6-3所示為集成電路制造工藝段落示意圖，它清晰地標明了集成電路前、后段工藝及前、后道工序的涵蓋范圍。

審核編輯 ：李倩