国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FPGA平臺GTX簡易使用教程(四)

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-03-01 17:33 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

干貨來了,GTX核配置,搬磚全靠它~~

前言

作為一名初學者,也曾被GTX一堆信號搞得頭暈腦脹,在學習了各位大佬的文章后,結合自己的理解和實踐,整理這一系列快速上手的GTX使用教程。

為了快速上手,本文使用了“丐版”配置 = =||

一、GTX IP核配置界面

首先,在IP Catalog中輸入“gt”,進入GTX的IP核配置界面。

①ibert :基礎知識部分曾介紹過,是用于測試通道通信質量的輔助IP。

②GT,是它是它就是它~ GTP/GTX/GTH 都是它~

Xilinx FPGA平臺GTX簡易使用教程(四)

1.1第一頁配置

①自定義名稱

②GT類型:A7只能選GTP;K7是GTX;V7既有GTX也有GTH

③共享邏輯選項:一般選擇放在example design中,這樣設計更靈活。

Xilinx FPGA平臺GTX簡易使用教程(四)

1.2第二頁配置

①協議:支持sata,aurora,hdmi等等;“丐版”配置,我們默認Start from scratch“白手起家”~

②發送端TX:Line Rate:根據需要選擇,但是必須在器件支持的范圍內;參考時鐘:根據硬件板子決定;

③接收端RX:同發送端,但是可以配置成不一樣,GTX是全雙工的,甚至可以關閉發送 □TX off 或者關閉接收□RX off;

④選擇CPLL還是QPLL,注意CPLL最高只支持6.xGbps,超過了就必須使用QPLL(軟件會默認強制使用)

Xilinx FPGA平臺GTX簡易使用教程(四)

1.3第三頁配置

①TX端:

外部數據位寬:就是我們邏輯并行數據的位寬,對于核來講就是外部數據,我們這里選32。

編碼方式:一般選擇8B/10B編碼

內部數據位寬:核內部的數據位寬,這個設置會影響TXUSRCLK和TXUSRCLK2的比率關系。我們這里選40。

②RX端: 一般與TX端保持一致,GTX是全雙工,支持不一樣的配置。

③系統時鐘(DRP時鐘):根據實際選擇

Xilinx FPGA平臺GTX簡易使用教程(四)

其他:“丐版”通通不配置,但是我們還是介紹一下選項:

Xilinx FPGA平臺GTX簡易使用教程(四)

1.4第四頁配置

①: 一般選用K28.5,對應過來就是0xBC。

②: 對齊方式,因為我們選擇的數據位寬是32bit,所有這里選擇4字節對齊。

其他的都不用選,畢竟“丐版”~

Xilinx FPGA平臺GTX簡易使用教程(四)

1.5第五頁配置

PCIe,我們用不上,不選擇,不使能。

1.6第六頁配置

通道綁定,我們也不使用。不選擇。

1.7第七頁總結

①:是我們剛剛配置選擇的信息:線速、參考時鐘、編碼方式,位寬等;

②:注意兩個時鐘TXUSRCLK 、 TXUSRCLK2,怎么來的呢?

TXUSRCLK = 78.125Mhz怎么計算來的呢?

TXUSRCLK 與 TXUSRCLK2有一定的比率關系,具體內容請看系列文章(2)GTX時鐘篇

Xilinx FPGA平臺GTX簡易使用教程(四)

檢查沒有問題,就點擊OK,生成GTX。

二、GTX 接口信號介紹

2.1 TX端口

Xilinx FPGA平臺GTX簡易使用教程(四)

TX端口屬性:

Xilinx FPGA平臺GTX簡易使用教程(四)

2.2 RX端口

Xilinx FPGA平臺GTX簡易使用教程(四)

RX端口屬性:

Xilinx FPGA平臺GTX簡易使用教程(四)

后記

是不是還是挺簡單的,下一篇我們將用最簡單的姿勢將GTX用起來~

審核編輯:湯梓紅

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1660

    文章

    22412

    瀏覽量

    636345
  • 測試
    +關注

    關注

    9

    文章

    6203

    瀏覽量

    131366
  • Xilinx
    +關注

    關注

    73

    文章

    2200

    瀏覽量

    131147
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    基于4片DSP6678+FPGA KU115 的VPX高速信號處理平臺

    板卡基于標準6U VPX架構,板載一片Xilinx FPGA XCKU115-2FLVF1924I和片 TI 多核DSP TMS320C6678,每個DSP有配有2GB的儲存空間,該板卡可以通過
    發表于 03-06 14:58

    基于XILINX Vivado平臺GTX收發器的開發

    此選項根據你所用的FPGA型號確定GT類型,我所用的是7k325t系列,故GT類型為GTX。
    的頭像 發表于 03-03 14:46 ?3761次閱讀
    基于<b class='flag-5'>XILINX</b> Vivado<b class='flag-5'>平臺</b>的<b class='flag-5'>GTX</b>收發器的開發

    Xilinx FPGA中IDELAYCTRL參考時鐘控制模塊的使用

    IDELAYCTRL 是 Xilinx FPGA(特別是支持高速 I/O 的系列,如 Virtex-5/6/7、Kintex-7、Artix-7、Spartan-6/7 等)中用于管理和校準輸入延遲模塊(IDELAYE2/IDELAYE3)的必須存在的參考時鐘控制模塊。
    的頭像 發表于 02-26 14:41 ?2859次閱讀

    使用Xilinx 7系列FPGA位乘法器設計

    (Shinshu University)研究團隊的最新設計中,一個專為 Xilinx 7 系列 FPGA 量身打造的 4 位乘法器使用了僅 11 個 LUT + 2 個 CARRY4 塊,關鍵路徑延遲達到 2.75 ns。這是一次令人印象深刻的工藝優化實踐。
    的頭像 發表于 11-17 09:49 ?3471次閱讀
    使用<b class='flag-5'>Xilinx</b> 7系列<b class='flag-5'>FPGA</b>的<b class='flag-5'>四</b>位乘法器設計

    Xilinx FPGA串行通信協議介紹

    Xilinx FPGA因其高性能和低延遲,常用于串行通信接口設計。本文深入分析了Aurora、PCI Express和Serial RapidIO這三種在Xilinx系統設計中關鍵的串行通信協議。介紹了它們的特性、優勢和應用場景
    的頭像 發表于 11-14 15:02 ?2536次閱讀
    <b class='flag-5'>Xilinx</b> <b class='flag-5'>FPGA</b>串行通信協議介紹

    請問如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發板上?

    如何將蜂鳥E203移植到Xilinx NEXYS A7 FPGA 開發板上?有參考教程嗎?小白求教 主要是引腳分配,我這邊有移植到Xilinx Artix-7 系列XC7A100T-fgg484的案
    發表于 11-11 07:44

    【VPX650 】青翼凌云科技基于 VPX 系統架構的 VU13P FPGA+ZYNQ SOC 超寬帶信號處理平臺

    VPX650 是一款基于 6U VPX 系統架構的 VU13P FPGA + XC7Z100 SOC 超寬帶信號處理平臺,該平臺采用一片 Xilinx 的 Virtex Ultra
    的頭像 發表于 10-16 10:48 ?641次閱讀
    【VPX650 】青翼凌云科技基于 VPX 系統架構的 VU13P <b class='flag-5'>FPGA</b>+ZYNQ SOC 超寬帶信號處理<b class='flag-5'>平臺</b>

    【 VPX638】青翼凌云科技基于KU115 FPGA+C6678 DSP的6U VPX雙FMC接口通用信號處理平臺

    VPX638是一款基于KU115 FPGA + C6678 DSP的6U VPX雙FMC接口通用信號處理平臺,該平臺采用一片Xilinx的Kintex UltraScale系列
    的頭像 發表于 09-01 13:42 ?712次閱讀
    【 VPX638】青翼凌云科技基于KU115 <b class='flag-5'>FPGA</b>+C6678 DSP的6U VPX雙FMC接口通用信號處理<b class='flag-5'>平臺</b>

    一文詳解xilinx 7系列FPGA配置技巧

    本文旨在通過講解不同模式的原理圖連接方式,進而配置用到引腳的含義(手冊上相關引腳含義有、五頁,通過本文理解基本上能夠記住所有引腳含義以及使用場景),熟悉xilinx 7系列配置流程,以及設計原理圖時需要注意的一些事項,比如flash與
    的頭像 發表于 08-30 14:35 ?1.1w次閱讀
    一文詳解<b class='flag-5'>xilinx</b> 7系列<b class='flag-5'>FPGA</b>配置技巧

    【TES807】青翼凌云科技基于 XCKU115 FPGA 的雙 FMC 接口萬兆光纖傳輸信號處理平臺

    TES807 是一款基于千兆或者萬兆以太網傳輸的雙 FMC 接口信 號處理平臺。該平臺采用 XILINX 的 Kintex UltraSacle 系列 FPGA:XCKU115-2FL
    的頭像 發表于 08-29 15:57 ?525次閱讀
    【TES807】青翼凌云科技基于 XCKU115 <b class='flag-5'>FPGA</b> 的雙 FMC 接口萬兆光纖傳輸信號處理<b class='flag-5'>平臺</b>

    上汽大眾ID.3 GTX套件款重磅上市

    近日,上汽大眾以“ONLY ID.”為主題,與100名ID.車主歡聚廣州,“共創”第屆ID.Festival。本屆ID.Festival迎來備受期待的ID.3 GTX套件款上市,并同步發布ID.3 GTX套件款官改概念車,領航
    的頭像 發表于 06-17 15:03 ?969次閱讀

    基于AD9613與Xilinx MPSoC平臺的高速AD/DA案例分享

    本文主要介紹基于Xilinx UltraScale+MPSoC XCZU7EV的高速AD采集與高速DA輸出案例
    的頭像 發表于 06-03 14:22 ?904次閱讀
    基于AD9613與<b class='flag-5'>Xilinx</b> MPSoC<b class='flag-5'>平臺</b>的高速AD/DA案例分享

    XILINX XCZU67DR FPGA完整原理圖

    電子發燒友網站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
    發表于 05-30 15:29 ?26次下載

    gtx是光纖嗎

    ”,主要面向高端游戲玩家和追求高性能的用戶。GTX顯卡支持最新的圖形處理技術,如DirectX 12、HDR等,能夠為玩家帶來流暢的游戲體驗和高品質的圖像效果。 GTX在高速收發器領域的定義: 在FPGA(現場可編程門陣列)等高
    的頭像 發表于 05-08 10:37 ?1793次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在XilinxFPGA上使用萬兆以太網通信,大致有三種方法構建協議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現構建MAC和IP層,這種方式難度會比較大,底層需要完成PHY層的設計,最終我想通過這
    的頭像 發表于 04-18 15:16 ?1986次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA IP