国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

新思科技與臺積公司聯手提升系統集成至數千億個晶體管

新思科技 ? 來源:新思科技 ? 作者:新思科技 ? 2021-11-05 15:17 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

雙方拓展戰略合作,提供全面的3D系統集成功能,支持在單一封裝中集成數千億個晶體管

新思科技3DIC Compiler是統一的多裸晶芯片設計實現平臺,無縫集成了基于臺積公司3DFabric技術的設計方法, 為客戶提供完整的“初步規劃到簽核”的設計平臺

此次合作將臺積公司的技術進展與3DIC Compiler的融合架構、先進設計內分析架構和簽核工具相結合,滿足了開發者對性能、功耗和晶體管數量密度的要求

新思科技(Synopsys)近日宣布擴大與臺積公司的戰略技術合作,提供更高水平的系統集成,以滿足高性能計算(HPC)應用對更佳PPA(功耗、性能和面積)的需求。雙方客戶可通過新思科技的3DIC Compiler平臺,高效訪問基于臺積公司的3DFabric設計方法,從而顯著推進大容量3D系統的設計。

這些設計方法可在臺積公司的集成片上系統(SoIC)技術中提供3D芯片堆疊支持,并在集成扇出(InFO)和基底晶片芯片(CoWoS)技術中提供2.5/3D先進封裝支持。這些先進的方法融合了3DIC Compiler平臺的高度集成多裸晶芯片設計,可支持解決從“初步規劃到簽核” 的全面挑戰,推動新一代超級融合3D系統的實現。

“臺積公司與我們的開放創新平臺(OIP)生態系統合作伙伴密切合作,共同推動高性能計算領域的下一代創新。這次合作是將新思科技的3DIC Compiler平臺與臺積公司的芯片堆疊以及先進封裝技術相結合,致力于幫助我們的客戶成功設計高性能計算應用芯片,滿足他們對芯片功耗和性能的高要求?!?/p>

——Suk Lee

臺積公司設計基礎設施

管理事業部副總裁

3DIC Compiler平臺是一套完整的端到端解決方案,用于高效的2.5/3D多裸晶芯片設計和全系統集成?;谛滤伎萍糉usion Design Platform通用的統一數據模型, 3DIC Compiler平臺整合了具有革命性意義的多裸晶芯片設計能力,并利用新思科技世界一流的設計實現和簽核技術,在統一集成的3DIC設計操作界面提供完整的從“初步規劃到簽核”平臺。這種超融合解決方案包括2D和3D可視化、跨層探索和規劃、設計實現、可測性設計和全系統驗證的設計及簽核分析。

“為滿足以AI中心的工作負載和專用計算優化日益增長的需求,領導力和廣泛的協作創新能力缺一不可。我們與臺積公司就其最新的3DFabric技術展開的開創性工作,使我們能夠探索并實現前所未有的3D系統集成水平。通過3DIC Compiler平臺和臺積公司高度可訪問的集成技術,性能、功耗和晶體管數量密度等都將實現飛躍,并將重塑眾多現有和新興的應用及市場。”

——Shankar Krishnamoorthy

新思科技數字設計事業部總經理

3DIC Compiler平臺不僅效率高,還能擴展容量和性能,為各種異構工藝和堆疊裸片提供無縫支持。通過采用新思科技的集成簽核解決方案,包括PrimeTime時序簽核解決方案、StarRC寄生參數提取簽核、Tweaker ECO收斂解決方案和IC Validator物理驗證解決方案,結合Ansys RedHawk-SC Electrothermal系列多物理場分析解決方案,以及新思科技的TestMax DFT解決方案,3DIC Compiler平臺可提供前所未有的先進聯合分析技術,幫助實現穩定的高性能設計的更快收斂。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    463

    文章

    54010

    瀏覽量

    466034
  • 晶片
    +關注

    關注

    1

    文章

    413

    瀏覽量

    32905
  • 新思科技
    +關注

    關注

    5

    文章

    957

    瀏覽量

    52897

原文標題:3DIC Compiler X 3DFabric,新思科技與臺積公司聯手提升系統集成至數千億個晶體管

文章出處:【微信號:Synopsys_CN,微信公眾號:新思科技】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    揭秘芯片測試:如何驗證數十億晶體管

    微觀世界的“體檢”難題在一枚比指甲蓋還小的芯片中,集成了數十億甚至上百億晶體管,例如NVIDIA的H100GPU包含800億晶體管。要如
    的頭像 發表于 03-06 10:03 ?18次閱讀
    揭秘芯片測試:如何驗證數十億<b class='flag-5'>個</b><b class='flag-5'>晶體管</b>

    CGH40006P射頻晶體管

    CGH40006P射頻晶體管CGH40006P是Wolfspeed(原CREE)推出的一款 6W 射頻功率氮化鎵高電子遷移率晶體管(GaN HEMT),采用 28V 電源軌設計,具備 DC
    發表于 02-03 10:00

    MUN5136數字晶體管技術解析與應用指南

    onsemi MUN5136數字晶體管旨在取代單個器件及其外部電阻偏置網絡。這些數字晶體管包含一晶體管和一單片偏置網絡,單片偏置網絡由兩
    的頭像 發表于 11-24 16:27 ?764次閱讀
    MUN5136數字<b class='flag-5'>晶體管</b>技術解析與應用指南

    深入解析onsemi偏置電阻晶體管(BRT)NSBAMXW系列技術特性與應用

    安森美 (onsemi) NSBAMXW PNP偏置電阻晶體管 (BRT) 設計用于替換單個設備和相關外部偏置電阻網絡。 這些PNP偏置電阻晶體管集成了單個晶體管和一
    的頭像 發表于 11-21 16:22 ?767次閱讀
    深入解析onsemi偏置電阻<b class='flag-5'>晶體管</b>(BRT)NSBAMXW系列技術特性與應用

    思科技斬獲2025年公司開放創新平臺年度合作伙伴大獎

    思科技作為重要的合作伙伴,再次獲公司認可。在2025年
    的頭像 發表于 10-24 16:31 ?1248次閱讀

    思科技旗下Ansys仿真和分析解決方案產品組合已通過公司認證

    思科技近日宣布,其旗下的Ansys仿真和分析解決方案產品組合已通過公司認證,支持對面向
    的頭像 發表于 10-21 10:11 ?592次閱讀

    多值電場型電壓選擇晶體管結構

    內建電場來控制晶體管對電壓的選擇性通斷,如圖: 該晶體管由兩PN結組成,第一晶體管PN結在外加電場下正向偏置,減小了內建電場,當通入的
    發表于 09-15 15:31

    下一代高速芯片晶體管解制造問題解決了!

    ,10埃)開始一直使用到A7代。 從這些外壁叉片晶體管的量產中獲得的知識可能有助于下一代互補場效應晶體管(CFET)的生產。 目前,領先的芯片制造商——英特爾、電和三星——正在利用
    發表于 06-20 10:40

    2SC5200音頻配對功率PNP型晶體管

    深圳市三佛科技有限公司供應2SC5200音頻配對功率PNP型晶體管,原裝現貨 2SC5200是一款PNP型晶體管,2SA1943的補充型。 擊穿電壓:250V (集射極電壓 Vceo
    發表于 06-05 10:24

    思科技攜手公司開啟埃米級設計時代

    思科技近日宣布持續深化與公司的合作,為公司
    的頭像 發表于 05-27 17:00 ?1193次閱讀

    低功耗熱發射極晶體管的工作原理與制備方法

    集成電路是現代信息技術的基石,而晶體管則是集成電路的基本單元。沿著摩爾定律發展,現代集成電路的集成度不斷
    的頭像 發表于 05-22 16:06 ?1331次閱讀
    低功耗熱發射極<b class='flag-5'>晶體管</b>的工作原理與制備方法

    英飛凌推出CoolGaN G5中壓晶體管

    英飛凌推出CoolGaN G5中壓晶體管,它是全球首款集成肖特基二極的工業用氮化鎵(GaN)功率晶體管。該產品系列通過減少不必要的死區損耗提高功率
    的頭像 發表于 05-21 10:00 ?948次閱讀

    無結場效應晶體管詳解

    當代所有的集成電路芯片都是由PN結或肖特基勢壘結所構成:雙極結型晶體管(BJT)包含兩背靠背的PN 結,MOSFET也是如此。結型場效應晶體管(JFET) 垂直于溝道方向有一
    的頭像 發表于 05-16 17:32 ?1418次閱讀
    無結場效應<b class='flag-5'>晶體管</b>詳解

    多值電場型電壓選擇晶體管結構

    內建電場來控制晶體管對電壓的選擇性通斷,如圖: 該晶體管由兩PN結組成,第一晶體管PN結在外加電場下正向偏置,減小了內建電場,當通入的電
    發表于 04-15 10:24

    晶體管電路設計(下)

    晶體管,FET和IC,FET放大電路的工作原理,源極接地放大電路的設計,源極跟隨器電路設計,FET低頻功率放大器的設計與制作,柵極接地放大電路的設計,電流反饋型OP放大器的設計與制作,進晶體管
    發表于 04-14 17:24