對于任何一項設計，要想盡可能實現最低的功率包絡，都需要在設計周期早期準確估算功耗。早期估算有助于選擇合適的器件、充分發揮架構優勢、更改設計拓撲，以及使用不同 IP 塊。在設計階段早期妥善權衡取舍，可以幫助用戶在滿足規格要求的同時，將自身產品更快速推向市場。

本文檔旨在介紹如何根據 Versal ACAP 架構的描述來使用 Xilinx Power Estimator （XPE）。

UG1275

賽靈思提供了 2 種類型的功耗估算工具：通常用于在設計實現之前進行估算的 XPE，以及準確性更高、適合在設計實現期間使用的 Vivado Report Power。二者都包含豐富的功能，能夠助力創建低功耗 ACAP 設計。

針對整個設計周期內的各種功耗難題，賽靈思建議采用如下功耗方法論 （Power Methodology） 解決。

在工程的概念設計和架構探索階段，利用有限的設計架構詳情來評估功耗預算至關重要。XPE 可以解決大部分早期功耗估算難題。它通常適用于工程的預設計和預實現階段，有助于根據應用的具體需求進行架構評估、器件選擇、選擇合適的電源組件，以及散熱管理解決方案。

XPE 能夠考量使用者進行設計的資源使用情況、翻轉率、I/O 負載和其它各種因素。通過將這些因素與器件模型相結合，即可計算估算的配電功耗。

保證有效執行功耗估算的設計注意事項

XPE 中的設計輸入分類為以下 3 個類別：

● 設計創建：設計創建表示手動輸入功耗估算，隨后開始依次選擇正確的器件、散熱條件規格以及更重要的是，配置平臺管理控制器。完成設計配置后，使用“快速估算 （Quick Estimate）”和“IP 管理器 （IP Manager）”來創建設計，然后在各塊工作表上進行優化。

● 設計移植：設計移植首先需將上一代 XPE 設計 （.xpe） 導入“匯總 （Summary）”工作表。導入流程僅檢索與 Versal架構相關的數據，主要是可編程邏輯 （PL） 和處理器系統 （PS） 配置。因此，它需要完成器件選擇和配置，以便完成設計創建，此外還需要通過 IP Manager 或者通過在塊工作表中手動輸入來添加所需的新的塊。

● 設計分析：設計分析因 Vivado 中創建的 Versal ACAP 設計而異，通過將設計分析導入 XPE 即可進行進一步的分析或后處理。

使用處理器系統工作表

Versal ACAP 將功能豐富的 64 位雙核 Arm Cortex-A72 和雙核 Arm Cortex-R5F 處理器系統 （PS）、賽靈思可編程邏輯 （PL） 架構以及 AI 引擎 （AI Engine） 全都集成到單一器件內。

低功耗域和全功耗域

處理器子系統 （PS） 工作表分為 2 個域：低功耗域 （Low Power Domain） 和全功耗域 （Full Power Domain）。這些功耗域可開啟和關閉。以下圖例分別展示了低功耗域和全功耗域。

處理器和 PLL

Versal 架構的 PS 為全功耗域集成了功能豐富的 64 位雙核 Arm Cortex-A72 （APU），并為低功耗域集成了雙核 ArmCortex-R5F （RPU） 處理器系統 （PS）。在全功耗域中可使用 APU PLL 來為 Arm Cortex-A72 核、L2 高速緩存、FPD 互連結構和 CCI 生成時鐘。在低功耗域中可使用 RPU PLL 來為 Arm Cortex-R5F 核、TCM、OCM 和 LPD 互連結構生成時鐘。

注：使用 A72 時，必須啟用 L2 高速緩存，XPE 會自動將其啟用并向 FPD 添加電源。

存儲器和 I/O 接口

Arm Cortex-A72 和 Cortex-R5F CPU 系統還包含片上 TCM、OCM 存儲器、L2 高速緩存和豐富的外設連接接口。

高速緩存一致性互連 （CCI）

所謂 CCI 表示將部分互連和一致性功能組合到一起的塊。“負載 （Load）”字段值取決于應用，范圍為 0% - 100%。此Load 值與“互連負載 （Load for Interconnect）”值相同。允許的最大頻率與對應速度等級的 APU 頻率范圍相同。

責任編輯：haq