VIVADO中時序報告中WNS、WHS、TNS、THS有什么含義
VIVADO中時序報告中WNS，WHS，TNS，THS含義運行“report_timing”或“report_timing_summary”命令后，會注意到 WNS、TNS、WHS 和 THS。
WNS 代表最差負時序裕量 （Worst Negative Slack）
TNS 代表總的負時序裕量 （Total Negative Slack），也就是負時序裕量路徑之和。
WHS 代表最差保持時序裕量 （Worst Hold Slack）
THS 代表總的保持時序裕量 （Total Hold Slack），也就是負保持時序裕量路徑之和。
這些值告訴設計者設計與時序要求相差多少。如果為正值，則說明能達到時序要求，若為負值，則說明時序達不到要求。
但是并不代表有時序警告功能實現不了，只是工程不穩定。更加或者刪減模塊甚至重新編譯都會出現問題。這時候可以打開implementation查看時序警告的位置。
所謂時序達不到要求就是指不能夠滿足建立保持時間，應該去關注對于時序的約束。
時序約束包括很多，后面會針對這方面專門出一個專欄。主要的是對時鐘信號的周期、占空比的約束，時鐘分組，時鐘抖動，還有IO的輸入輸出延時約束等
來源：https://support.xilinx.com/s/article/51455？language=zh_CN
編輯：jq
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
THS
+關注
關注
0文章
11瀏覽量
16117 -
Vivado
+關注
關注
19文章
859瀏覽量
71270
原文標題：【Vivado那些事兒】VIVADO中時序報告中WNS，WHS，TNS，THS含義
文章出處：【微信號：Open_FPGA，微信公眾號：OpenFPGA】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
Vivado中IP核被鎖定的解決辦法
當使用不同版本的Vivado打開工程時，IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
Vivado時序約束中invert參數的作用和應用場景
在Vivado的時序約束中，-invert是用于控制信號極性的特殊參數，應用于時鐘約束（Clock Constraints）和延遲約束（Delay Constraints）中，用于指定
鎖存器中的時間借用概念與靜態時序分析
對于基于鎖存器的設計，靜態時序分析會應用一個稱為時間借用的概念。本篇博文解釋了時間借用的概念，若您的設計中包含鎖存器且時序報告中存在時間借用
數字IC/FPGA設計中的時序優化方法
在數字IC/FPGA設計的過程中，對PPA的優化是無處不在的，也是芯片設計工程師的使命所在。此節主要將介紹performance性能的優化，如何對時序路徑進行優化，提高工作時鐘頻率。
vivado時序分析相關經驗
vivado綜合后時序為例主要是有兩種原因導致：
1，太多的邏輯級
2，太高的扇出
分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
發表于 10-30 06:58
移植E203到Genesys2開發板時遇到時序問題的常見原因
在移植E203到自己的Genesys2開發板時候遇到時序問題的常見原因
1.在vivado中，連接的管腳的信號一般都會自動添加OBUF或IBUF。
但是對于inout類型的接口，不會主動添加
發表于 10-29 07:04
DDR200T中DDR的使用與時序介紹
和app_wdf_end為高電平，而且在寫地址和寫數據的對應中，并不一定存在時序完全相同的情況，寫地址和寫數據可能存在超前或滯后一到兩個周期，因此在進行突發寫時，應對地址傳輸完畢，但數據依然未讀寫
發表于 10-28 07:24
在VIVADO中對NICE進行波形仿真的小問題的解決
https://www.rvmcu.com/community-topic-id-386.html
以上鏈接為如何生成.verilog，并在VIVADO中生成波形的例子。我們在實踐過程中，發現了兩個
發表于 10-27 06:41
時序約束問題的解決辦法
在使用vivado對 Verilog 代碼進行綜合后，點擊“SYNTHESIS”下的“Report Timing Summary”，可以查看綜合后的時序報告，查看 Setup Time 和 Hold
發表于 10-24 09:55
DTS數據中的vdd是什么意思？
這是我們通過命令“cat /sys/kernel/debug/mmc0/ios”從設備樹獲取的數據
我可以知道VDD 的真正含義嗎？
看起來外部沒有硬件電源。
接口數據中的VDD到底是
發表于 07-17 08:23
Vivado無法選中開發板的常見原因及解決方法
對應的器件信息和約束文件（XDC），大大簡化工程初始化流程。然而，在某些情況下，我們可能會發現 Vivado 的界面中無法選中目標開發板，導致只能手動選擇器件。那么，遇到這種情況該如何處理呢？
工商網監
評論