国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

VIVADO中時(shí)序報(bào)告中WNS、WHS、TNS、THS有什么含義

OpenFPGA ? 來(lái)源:CSDN技術(shù)社區(qū) ? 作者:zpc0212 ? 2021-10-21 14:32 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

VIVADO中時(shí)序報(bào)告中WNS,WHS,TNS,THS含義運(yùn)行“report_timing”或“report_timing_summary”命令后,會(huì)注意到 WNS、TNS、WHS 和 THS。

WNS 代表最差負(fù)時(shí)序裕量 (Worst Negative Slack)

TNS 代表總的負(fù)時(shí)序裕量 (Total Negative Slack),也就是負(fù)時(shí)序裕量路徑之和。

WHS 代表最差保持時(shí)序裕量 (Worst Hold Slack)

THS 代表總的保持時(shí)序裕量 (Total Hold Slack),也就是負(fù)保持時(shí)序裕量路徑之和。

這些值告訴設(shè)計(jì)者設(shè)計(jì)與時(shí)序要求相差多少。如果為正值,則說(shuō)明能達(dá)到時(shí)序要求,若為負(fù)值,則說(shuō)明時(shí)序達(dá)不到要求。

但是并不代表有時(shí)序警告功能實(shí)現(xiàn)不了,只是工程不穩(wěn)定。更加或者刪減模塊甚至重新編譯都會(huì)出現(xiàn)問(wèn)題。這時(shí)候可以打開implementation查看時(shí)序警告的位置。

9212b4c2-322d-11ec-82a8-dac502259ad0.png

所謂時(shí)序達(dá)不到要求就是指不能夠滿足建立保持時(shí)間,應(yīng)該去關(guān)注對(duì)于時(shí)序的約束。

時(shí)序約束包括很多,后面會(huì)針對(duì)這方面專門出一個(gè)專欄。主要的是對(duì)時(shí)鐘信號(hào)的周期、占空比的約束,時(shí)鐘分組,時(shí)鐘抖動(dòng),還有IO的輸入輸出延時(shí)約束等

來(lái)源:https://support.xilinx.com/s/article/51455?language=zh_CN

編輯:jq

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • THS
    THS
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    16102
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    855

    瀏覽量

    70988

原文標(biāo)題:【Vivado那些事兒】VIVADO中時(shí)序報(bào)告中WNS,WHS,TNS,THS含義

文章出處:【微信號(hào):Open_FPGA,微信公眾號(hào):OpenFPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vivado時(shí)序約束invert參數(shù)的作用和應(yīng)用場(chǎng)景

    Vivado時(shí)序約束,-invert是用于控制信號(hào)極性的特殊參數(shù),應(yīng)用于時(shí)鐘約束(Clock Constraints)和延遲約束(Delay Constraints),用于指定
    的頭像 發(fā)表于 02-09 13:49 ?163次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束<b class='flag-5'>中</b>invert參數(shù)的作用和應(yīng)用場(chǎng)景

    vivado中常用時(shí)序約束指令介紹

    vivado,我們常用的時(shí)序約束指令主要包括如下幾個(gè)方面。
    的頭像 發(fā)表于 01-20 16:15 ?222次閱讀

    鎖存器的時(shí)間借用概念與靜態(tài)時(shí)序分析

    對(duì)于基于鎖存器的設(shè)計(jì),靜態(tài)時(shí)序分析會(huì)應(yīng)用一個(gè)稱為時(shí)間借用的概念。本篇博文解釋了時(shí)間借用的概念,若您的設(shè)計(jì)包含鎖存器且時(shí)序報(bào)告存在時(shí)間借用
    的頭像 發(fā)表于 12-31 15:25 ?5047次閱讀
    鎖存器<b class='flag-5'>中</b>的時(shí)間借用概念與靜態(tài)<b class='flag-5'>時(shí)序</b>分析

    數(shù)字IC/FPGA設(shè)計(jì)時(shí)序優(yōu)化方法

    在數(shù)字IC/FPGA設(shè)計(jì)的過(guò)程,對(duì)PPA的優(yōu)化是無(wú)處不在的,也是芯片設(shè)計(jì)工程師的使命所在。此節(jié)主要將介紹performance性能的優(yōu)化,如何對(duì)時(shí)序路徑進(jìn)行優(yōu)化,提高工作時(shí)鐘頻率。
    的頭像 發(fā)表于 12-09 10:33 ?3213次閱讀
    數(shù)字IC/FPGA設(shè)計(jì)<b class='flag-5'>中</b>的<b class='flag-5'>時(shí)序</b>優(yōu)化方法

    vivado時(shí)序分析相關(guān)經(jīng)驗(yàn)

    vivado綜合后時(shí)序為例主要是兩種原因?qū)е拢?1,太多的邏輯級(jí) 2,太高的扇出 分析時(shí)序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
    發(fā)表于 10-30 06:58

    移植E203到Genesys2開發(fā)板時(shí)遇到時(shí)序問(wèn)題的常見原因

    在移植E203到自己的Genesys2開發(fā)板時(shí)候遇到時(shí)序問(wèn)題的常見原因 1.在vivado,連接的管腳的信號(hào)一般都會(huì)自動(dòng)添加OBUF或IBUF。 但是對(duì)于inout類型的接口,不會(huì)主動(dòng)添加
    發(fā)表于 10-29 07:04

    VIVADO對(duì)NICE進(jìn)行波形仿真的小問(wèn)題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們?cè)趯?shí)踐過(guò)程,發(fā)現(xiàn)了兩個(gè)
    發(fā)表于 10-27 06:41

    時(shí)序約束問(wèn)題的解決辦法

    在使用vivado對(duì) Verilog 代碼進(jìn)行綜合后,點(diǎn)擊“SYNTHESIS”下的“Report Timing Summary”,可以查看綜合后的時(shí)序報(bào)告,查看 Setup Time 和 Hold
    發(fā)表于 10-24 09:55

    DTS數(shù)據(jù)的vdd是什么意思?

    這是我們通過(guò)命令“cat /sys/kernel/debug/mmc0/ios”從設(shè)備樹獲取的數(shù)據(jù) 我可以知道VDD 的真正含義嗎? 看起來(lái)外部沒有硬件電源。 接口數(shù)據(jù)的VDD到底是
    發(fā)表于 07-17 08:23

    Pico示波器在電源時(shí)序測(cè)試的應(yīng)用

    在航天電子系統(tǒng)研發(fā),電源模塊時(shí)序一致性是保障設(shè)備穩(wěn)定運(yùn)行的核心指標(biāo)。
    的頭像 發(fā)表于 05-15 15:55 ?935次閱讀
    Pico示波器在電源<b class='flag-5'>時(shí)序</b>測(cè)試<b class='flag-5'>中</b>的應(yīng)用

    FPGA時(shí)序約束之設(shè)置時(shí)鐘組

    Vivado時(shí)序分析工具默認(rèn)會(huì)分析設(shè)計(jì)中所有時(shí)鐘相關(guān)的時(shí)序路徑,除非時(shí)序約束設(shè)置了時(shí)鐘組或f
    的頭像 發(fā)表于 04-23 09:50 ?1248次閱讀
    FPGA<b class='flag-5'>時(shí)序</b>約束之設(shè)置時(shí)鐘組

    一文詳解Vivado時(shí)序約束

    Vivado時(shí)序約束是保存在xdc文件,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?4765次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時(shí)序</b>約束

    使用DDS生成三個(gè)信號(hào)并在Vivado實(shí)現(xiàn)低通濾波器

    本文使用 DDS 生成三個(gè)信號(hào),并在 Vivado 實(shí)現(xiàn)低通濾波器。低通濾波器將濾除相關(guān)信號(hào)。
    的頭像 發(fā)表于 03-01 14:31 ?2755次閱讀
    使用DDS生成三個(gè)信號(hào)并在<b class='flag-5'>Vivado</b><b class='flag-5'>中</b>實(shí)現(xiàn)低通濾波器

    AMD Vivado Design Suite IDE的設(shè)計(jì)分析簡(jiǎn)介

    本文檔涵蓋了如何驅(qū)動(dòng) AMD Vivado Design Suite 來(lái)分析和改善您的設(shè)計(jì)。
    的頭像 發(fā)表于 02-19 11:22 ?1088次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE<b class='flag-5'>中</b>的設(shè)計(jì)分析簡(jiǎn)介

    集成電路設(shè)計(jì)靜態(tài)時(shí)序分析介紹

    本文介紹了集成電路設(shè)計(jì)靜態(tài)時(shí)序分析(Static Timing Analysis,STA)的基本原理、概念和作用,并分析了其優(yōu)勢(shì)和局限性。 ? 靜態(tài)時(shí)序分析(Static Timing
    的頭像 發(fā)表于 02-19 09:46 ?1737次閱讀