国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

使用Vivado License Manager時Vivado的錯誤信息

FPGA技術驛站 ? 來源:TeacherGaoFPGAHub ? 作者:TeacherGaoFPGAHub ? 2021-09-12 15:15 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

Vivado License Manager在使用Vivado License Manager時,如果通過如下圖所示方式指定license的路徑時,要保證路徑僅包含ASCII字符而沒有中文字符。

Vivado Synthesis Hangs/StopsVivado在綜合時,如果顯示一直在運轉,但不再輸出任何log信息時,檢查一下工程路徑是否包含了特殊字符“&”。因為“&”字符在Tcl腳本里是變量置換符。

Vivado SysGen IP Packager對于SysGen工程,需要將其通過VivadoIP Packager封裝為IP供Vivado使用。如果在Windows操作系統下,生成文件所在目錄路徑超過了260個字符,嘗試在Vivado下打開此IP時就會報錯。因此,要確保文件路徑名稱小于260個字符。

Vivado Installation在安裝Vivado時,如果安裝源文件xsetup.exe所在目錄包含“!”時,雙擊xsetup.exe后,安裝界面會閃退,導致無法安裝。因此,要將源文件所在目錄路徑里的字符“!”移除。

DATA2MEM

如上圖所示,如果頂層模塊名為單一字符m,就會導致上述錯誤。使用data2mem時,{a, c, h, m, n, p}為保留字符,頂層模塊名稱不能使用它們。從這個角度而言,對模塊的命名應避免使用單個字符。

IP, Archive Project

在Windows操作系統下,要求路徑名所包含的字符不能超過260個,否則生成IP時或者對Vivado工程打包時就會報如上圖所示的錯誤信息。 create_project, read_*使用create_project時,如路徑名包含@會報如下圖所示錯誤信息。

使用read_*命令,例如read_edif時,如果路徑名包含~字符,會報如下錯誤信息。

結論:

在Windows操作系統下,路徑名有260個字符的限制。因此要使Vivado工程目錄名稱盡可能短一些,同時,避免在路徑名中包含特殊字符。保險起見,用字母、數字、下劃線構成文件目錄。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 操作系統
    +關注

    關注

    37

    文章

    7401

    瀏覽量

    129277
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71099

原文標題:Vivado跟路徑相關的錯誤信息

文章出處:【微信號:Lauren_FPGA,微信公眾號:FPGA技術驛站】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Vivado中IP核被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的Vivado對IP核的支持程度和處理方式有所不同。
    的頭像 發表于 02-25 14:00 ?159次閱讀
    <b class='flag-5'>Vivado</b>中IP核被鎖定的解決辦法

    通過vivado HLS設計一個FIR低通濾波器

    Vivado HLS是一款強大的高層次綜合工具,可將C/C++代碼轉換為硬件描述語言(HDL),顯著提升FPGA開發效率。
    的頭像 發表于 01-20 16:19 ?301次閱讀
    通過<b class='flag-5'>vivado</b> HLS設計一個FIR低通濾波器

    vivado中常用時序約束指令介紹

    vivado中,我們常用的時序約束指令主要包括如下幾個方面。
    的頭像 發表于 01-20 16:15 ?295次閱讀

    AMD Vivado Design Suite 2025.2版本現已發布

    AMD Vivado Design Suite 2025.2 版本現已發布,新增對 AMD Versal 自適應 SoC 的設計支持,包含新器件支持、QoR 功能及易用性增強。
    的頭像 發表于 12-09 15:11 ?941次閱讀

    vivado的hardware manager找不到HummingBird Evaluation kit,是什么原因?

    購買了HummingBird Evaluation kit,按照書本的指示, (1)連接FPGA JTAG (2)連接電源,并上電 (3)打開vivado,并進入Hardware manager,發現沒有找到HummingBird Evaluation kit 可能的原因
    發表于 11-05 07:11

    Windows系統下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統下使用vivado將設計的電路燒寫到MCU200T開發板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內,開發板上電時將自動地從FLASH中讀取比特流
    發表于 10-29 08:21

    vcs和vivado聯合仿真

    ; 原因在于:正常的話我們直接點擊Compile進行編譯就可以了,但是直接編譯后會產生systemc的編譯錯誤;是由于vivado2021.2版本與vcs2018的版本不匹配問題造成。在ug900
    發表于 10-24 07:28

    FPGA開發板vivado綜合、下載程序問題匯總

    vivado綜合時,可能出現該錯誤。將e203_defines.v設為全局包含,并將file_type設為verilog header,問題便可解決。 2.vivado無法連接hardware
    發表于 10-24 07:12

    Vivado中向FPGA的Flash燒錄e203的方法

    首先導入、并配置好項目,完成項目的綜合(SYNTHESIS)與實現(IMPLEMENTATION),查看有無錯誤與或警告信息,調整完成后,右鍵比特流生成(Generate Bitstream),選擇
    發表于 10-23 08:28

    RTT Studio新建通用項目時無法選MCU和Board怎么解決?

    RTT Studio新建通用項目時,提示如下錯誤信息: “Detect no available version of Board Support Packages, Please install
    發表于 09-25 08:01

    vivado仿真時GSR信號的影響

    利用vivado進行設計xilinx FPGA時,寫完設計代碼和仿真代碼后,點擊run simulation(啟動modelsim進行仿真)。
    的頭像 發表于 08-30 14:22 ?1360次閱讀
    <b class='flag-5'>vivado</b>仿真時GSR信號的影響

    Vivado無法選中開發板的常見原因及解決方法

    對應的器件信息和約束文件(XDC),大大簡化工程初始化流程。然而,在某些情況下,我們可能會發現 Vivado 的界面中無法選中目標開發板,導致只能手動選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發表于 07-15 10:19 ?1702次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果(以 Vivado 2024.2 為例)。
    的頭像 發表于 05-19 14:22 ?1288次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結果

    Vivado 2018.3軟件的使用教程

    大家好,歡迎來到至芯科技FPGA煉獄營地,準備開啟我們的偉大征程!正所謂“兵馬未動,糧草先行”,戰前的準備自是必不可少,在FPGA的漫漫沙場,我們何以入場,何以取勝呢?在這里我們為各位戰友準備了vivado 2018.3的使用教程。
    的頭像 發表于 04-30 14:14 ?3371次閱讀
    <b class='flag-5'>Vivado</b> 2018.3軟件的使用教程

    Vivado HLS設計流程

    為了盡快把新產品推向市場,數字系統的設計者需要考慮如何加速設計開發的周期。設計加速主要可以從“設計的重用”和“抽象層級的提升”這兩個方面來考慮。Xilinx 推出的 Vivado HLS 工具可以
    的頭像 發表于 04-16 10:43 ?1620次閱讀
    <b class='flag-5'>Vivado</b> HLS設計流程