国产精品久久久aaaa,日日干夜夜操天天插,亚洲乱熟女香蕉一区二区三区少妇,99精品国产高清一区二区三区,国产成人精品一区二区色戒,久久久国产精品成人免费,亚洲精品毛片久久久久,99久久婷婷国产综合精品电影,国产一区二区三区任你鲁

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

教大家在Vivado中FFT IP調配置及應用

FPGA之家 ? 來源:科學文化人 ? 作者:科學文化人 ? 2021-07-23 14:29 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

01

FFT簡介

快速傅里葉變換 (Fast Fourier Transform,FFT), 即利用計算機計算離散傅里葉變換(DFT)的高效、快速計算方法的統稱,簡稱FFT。DFT是實現了從頻域(頻域分析往往比時域分析更優越)對信號與系統進行分析。然而,隨著序列長度的增加,計算量也顯著增加,對于計算機而言,處理時間就越長,消耗的資源也就越多。

忘了什么是傅里葉變換的同學,趕緊拿出《信號與系統》翻一下。實在沒書,找度娘。對于連續時間信號f(t),定義式如下:

傅里葉變換:4cfb997a-e10c-11eb-9e57-12bb97331649.png

傅里葉逆變換:4d056c16-e10c-11eb-9e57-12bb97331649.png

信號處理領域大名鼎鼎的傅里葉變換,正式由傅里葉提出的,不得不說,實在太偉大了,頂禮膜拜。

在信號處理中,由于計算機通常只能處理數字信號,因此通過對連續信號進行采樣離散化,進而有了離散傅里葉變換。

話不多說,直入主題,首先把DFT公式搬出來:

4d131370-e10c-11eb-9e57-12bb97331649.png

原信號x(t)的采樣信號x[n]也可以用X[K]來表示:

4d2a29ca-e10c-11eb-9e57-12bb97331649.png

1965年,庫利和圖基提出了快速傅里葉變換(FFT)算法,采用這種算法能使計算機計算DFT所需要的乘法次數大為減少,特別是被變換的抽樣點數N越多,FFT算法計算量的節省就越顯著。

常用計算方法:

時間抽取算法:令序列的長度為N(2的冪),可以將時域序列x(n)分解為兩部分,一是偶數部分x(2n),另一部分是計數部分x(2n+1),于是信號序列x(n)的離散傅里葉變換可以用兩個N/2抽樣點的離散傅里葉變換來辨識核計算。

頻率抽取算法:按照頻率吧抽取的FFT算法是將頻域信號序列X(k)分解為奇偶兩部分,但算法仍然是由時域信號序列開始逐級計算,同樣把N點分成N/2點計算FFT。

02

FFT原理

FFT是DFT的快速算法,可以將一個信號從時域變換到頻域。很多時候信號在時域很難進行信號特征分析,變換到頻域后,就很容易看出信號的頻率、功率、相位等特征信息。

更多詳細的解釋,可移步看這里深入淺出的講解傅里葉變換(真正的通俗易懂)或者在CSDN中閱讀深入淺出解釋FFT系列(非公眾號文章,超鏈接失敗,抱歉,可去CSDN看原文博客),講得比較清楚透徹,不愧是10年碼齡的巨佬。在這里我就不再贅述了。

03

FFT IP Core使用

概述

以Xilinx Vivado設計套件中提供的FFT IP為例,簡要說明如何進行FFT IP配置和設計。

FFT Core用于計算N點的DFT或IDFT,N=2m,m=3~16。對于計算FFT,有三種算術選項用于計算FFT:

全精度無縮放算法

定點縮放,提供縮放表

塊浮點(運行時調整縮放)

對于N點大小,可對正向/逆向變換、縮放表循環前綴進行配置。

提供四種可選架構:

Pipelined Streaming I/O

Radix-4 Burst I/O

Radix-2 Burst I/O

Radix-2 Lite Burst I/O

端口描述

FFT IP Core的端口如圖1所示,對端口的描述,參考產品指南PG-109-XFFT.pdf。

FFT IP配置

舉個栗子:單通道,512點,Radix-2,Burst I/O,定點數,縮放,取整模式Truncation,輸入數據位寬16bit,相位因子位寬16,自然序輸出,無循環前綴。

在Vivado中創建工程后,在工程管理器下的IP Catalog中選擇并配置FFT IP,在IP配置向導的指引下,依次進行相關參數的配置,如圖2所示。配置通道數,變換長度,實現架構,數據格式,縮放,取整模式,數據呼出順序,是否插入循環前綴(CP)等。

在向導視圖左側,可查看IP端口框圖,實現詳情以及時延信息。這里需要注意輸入輸出數據的格式以及配置通道數據的格式。

配置完成后,輸出生成定制FFT IP,最后再將其實例化到工程模塊中。

AXI-Stream注意事項

該IP的端口采用了標準的AXI-Stream協議,數據傳輸基本握手。

AXI信道規則

所有的TDATA和TUSER字段被打包成小端格式,也就是一個子字段的第0位與TDATA或TUSER的第0位對齊。

字段不包括在TDATA或TUSER中,除非以這種方式配置了核它需要字段出現。例如,如果核心配置為有一個固定的點大小,沒有位分配給指定點大小的NFFT字段。

所有的TDATA和TUSER矢量都是8bit的整數倍。

配置通道

配置通道端口信號如表1所示。

表1 配置通道端口信號

名稱 寬度 方向 描述
s_axis_config_tdata 可變 I 承載配置信息:CP_LEN,FWD/INV,NFFT和SCALE_SCH
s_axis_config_tvalid 1 I 由外部主機輸入,指示當前數據可用
s_axis_config_tready 1 I 由從機輸入,指示從機可接收數據

配置通道(s_axis_config)接口是AXI通道,TDATA字段接口定義如下表2所示,所有需要paded的字段如果未達到8bit邊界,則需要擴展到8bit邊界。擴展的bit可以未任意值,設計為常量值可節省器件資源。

表2TDATA字段接口定義

字段名稱 寬度 Padded 描述
NFFT 5 yes 轉換點數:NFFT為最大轉換點數或者更小點數。例如,一個1024點FFT可以計算1024點,512點,256點等。該值為log2(point_size)
CP_LEN Log2(最大point_size) no 循環前綴長度:CP_LEN可以是0到(point_size-1)的任意值,該值僅在循環前綴插入有效
FWD_INV 1 no FWD_INV=1,表示FFT運算;
FWD_INV=0,表示IFFT運算。在多通道中,bit0(LSB)表示通道0配置,bit1表示通道1配置,以此類推。
SCALE_SCH 流水線I/O和Radix-4 I/O架構:2×ceil(NFFT/2)
Radix-2突發 I/O和Radix-2Lite I/O架構:2×NFFT
no 縮放方案:
(1)對于突發I/O架構,每級縮放因子由2bit定義,縮放因子可以為3,2,1,0,代表右移bit數。例如,對于N=1024點,Radix-4突發I/O的縮放因子為[1 0 2 3 2],對于N=128點,Radix-2突發I/O或者Radix-2 Lite突發I/O架構,可能的縮放方案[1 1 1 1 0 1 2]
(2)對于流水I/O架構,縮放因子由每對Radix-2運算級定義,也是采樣2bit位寬。例如,NFFT=256,可能的縮放因子為[2 2 2 3],當N不是4的冪次時,最后一級最大bit為1bit。例如,N-512,可能的縮放方案[0 2 2 2 ]或者[1 2 2 2],但是[2 2 2 2 ]是非法的,因為此時縮放因子的MSB位只能是00或01.

其中,NFFT設置情況,如表3所示。需要注意的是,如果選項runtime configurable transform length被選后,變換點大小才可以在配置通道的NFFT字段進行設置。

表3NFFT設置

NFFT[4:0] Transform size(N)
00011 8
00100 16
00101 32
00110 64
00111 128
01000 256
01001 512
01010 1024
01011 2048
01100 4096
01101 8192
01110 16384
01111 32768
10000 65536

正反變換及縮放

FWD_INV=1時,正向變換;FWD_INV=0時,逆向變換。

對于FFT/IFFT各級縮放,在不同的實現架構中,縮放因子的設置有所不同。可參考表2 或者產品指南:PG109-xfft.pdf文檔ch.4操作理論的Run Time Transform Configuration部分。

循環前綴(CP)

將輸出結果的尾部復制到頭部,輸出順序要選擇自然序。插入循環前綴,可逐幀設置,不用打斷幀處理進程。

補充:定點數

FPGA處理過程中,常常要對浮點數進行定點化處理。Matlab中提供了一個非常方便的定點化函數fi。

fi(data,s,w,f) 各參數的定義:

s:signed or unsigned 標志;

signed: 包含符號位;

f:定點小數精度。

在FPGA處理定點乘法,可用乘法器IP—Multiplier。

04

FFT模塊設計demo

以調用FFT,并通過ROM預存所需數據進行一個簡單的demo設計。

利用FFT IP,搭建工程。分別使用兩個ROM存儲DMRS0的I、Q兩路數據,外部主機斷言m_data_tready拉高時,準備開始從ROM讀取數據,同時配置FFT。IFFT計算輸出通過乘以一個系數,使其幅度值接近于1。設計框圖如圖10所示。

以DMRS0信號5M帶寬300點(中間補零,至512點)作IFFT為例,創建工程,編寫RTL代碼。針對配置通道的數據配置(如SCALE_SCH、FWD/INV、CP_LEN、NFFT),假設基于Radix-2架構作IFFT,不加循環前綴,不更改NFFT點數,配置情況如下。

s_axis_config_tdata = 23'b0000_0000_0000_0000_0000_0000;

注意,高MSB五位做了填充,使得TDATA的位寬是8的整數倍。

MATLAB進行IFFT變換,并進行適當的縮放,同時將FPGA仿真的結果導入,計算各自的幅度,并繪于同一圖中。

通過對比分析可知,MATLAB仿真與FPGA實現結果基本一致。

在LTE5G無線通信中,IFFT和FFT變換是一個繞不過的話題。即便5G在探索非正交多址接入技術(NOMA),因主動引入干擾,接收機設計復雜度急劇上升,能否被采用不得而知。

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    857

    瀏覽量

    71106

原文標題:Vivado中FFT IP配置及應用

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    VivadoIP核被鎖定的解決辦法

    當使用不同版本的Vivado打開工程時,IP核被鎖定的情況較為常見。不同版本的VivadoIP核的支持程度和處理方式有所不同。
    的頭像 發表于 02-25 14:00 ?170次閱讀
    <b class='flag-5'>Vivado</b><b class='flag-5'>中</b><b class='flag-5'>IP</b>核被鎖定的解決辦法

    Vivado時序約束invert參數的作用和應用場景

    Vivado的時序約束,-invert是用于控制信號極性的特殊參數,應用于時鐘約束(Clock Constraints)和延遲約束(Delay Constraints),用于指定
    的頭像 發表于 02-09 13:49 ?207次閱讀
    <b class='flag-5'>Vivado</b>時序約束<b class='flag-5'>中</b>invert參數的作用和應用場景

    詳解FFT的頻率倉與IP配置

    FFT 的輸出不是 “連續的頻率譜”,而是離散的、等寬的頻率區間,每個區間就稱為一個 “頻率倉”(簡稱 “倉”)。可以類比為:把 “0Hz 到最高可測頻率” 的范圍分成了 N 個并排的 “箱子
    的頭像 發表于 01-26 16:58 ?196次閱讀
    詳解<b class='flag-5'>FFT</b>的頻率倉與<b class='flag-5'>IP</b>核<b class='flag-5'>配置</b>

    vivado,怎么將e203內核源代碼封裝成ip核,并添加總線?

    vivado,怎么將e203內核源代碼封裝成ip核,并添加總線?
    發表于 11-10 07:22

    Hbirdv2vivado2018.3上的仿真工作

    不做介紹。 2、生成我們需要的.verilog文件。 方法一:ubuntu18.04配置好SDK,具體配置可以參考《手把手教你設計CPU----RISC-V處理器》或《RISC
    發表于 10-31 08:43

    利用vivado實現對e200_opensource 蜂鳥E203一代的仿真

    否則會報錯 config.v添加這一句話,以便后續的仿真 tb_top.v里可以添加verilog文件路徑,以便可以對編譯后的verilog文件進行仿真 右鍵將tb_top.v設置為Top
    發表于 10-31 06:14

    VIVADO對NICE進行波形仿真的小問題的解決

    https://www.rvmcu.com/community-topic-id-386.html 以上鏈接為如何生成.verilog,并在VIVADO中生成波形的例子。我們實踐過程,發現了兩個
    發表于 10-27 06:41

    vcs和vivado聯合仿真

    我們在做參賽課題的過程中發現,上FPGA開發板跑系統時,有時需要添加vivadoip核。但是vivado仿真比較慢,vcs也不能直接對添加了vivado
    發表于 10-24 07:28

    Vivado浮點數IP核的握手信號

    Vivado浮點數IP核的握手信號 我們的設計方案,FPU計算單元將收到的三條數據和使能信號同步發給20多個模塊,同時只有一個模塊被時鐘使能,進行計算,但結果都會保留,發給數選。計算單元還需接受
    發表于 10-24 07:01

    Vivado浮點數IP核的一些設置注意點

    Vivado浮點數IP核的一些設置注意點 我們vivado2018.3使用了Floating-point(7.1)
    發表于 10-24 06:25

    如何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序

    如標題所示,我們分享如何在Vivado上仿真蜂鳥SOC,仿真NucleiStudio編譯好的程序 具體步驟 1. 將蜂鳥soc移植到Vivado 只要將端口映射好,注意配置好時鐘和bank
    發表于 10-21 11:08

    Vivado無法選中開發板的常見原因及解決方法

    使用 AMD Vivado Design Suite 對開發板(Evaluation Board)進行 FPGA 開發時,我們通常希望創建工程時直接選擇開發板,這樣 Vivado
    的頭像 發表于 07-15 10:19 ?1702次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發板的常見原因及解決方法

    Keysight是德MSOX3054T示波器FFT頻譜分析通信領域的深度應用

    Keysight是德MSOX3054T示波器憑借其卓越性能,通信領域發揮著關鍵作用,尤其是其FFT頻譜分析功能,為通信信號的深入剖析提供了有力手段。? ? 現代通信系統,信號的調
    的頭像 發表于 06-27 16:01 ?613次閱讀
    Keysight是德MSOX3054T示波器<b class='flag-5'>FFT</b>頻譜分析<b class='flag-5'>在</b>通信領域的深度應用

    STM32多通道FFT運算異常的原因?怎么解決?

    使用) 一、問題描述 當前項目中,ADC采樣率為 960kHz,共 16個通道。采樣數據通過DMA搬運至內存,隨后對每個通道數據進行FFT頻譜分析。 實際測試,只處理1個通道FFT時系統運行正常;但當
    發表于 06-19 06:27

    JESD204B IP核的配置與使用

    物理層的位置,一種是物理層JESD204 IP里;另外一種是物理層JESD204 IP外部,需要再配置JESD204 phy
    的頭像 發表于 05-24 15:05 ?2335次閱讀
    JESD204B <b class='flag-5'>IP</b>核的<b class='flag-5'>配置</b>與使用